“谢应科”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]基于异构网络的通信方法、装置、电子设备和存储介质-CN202310498806.7在审
发明人：李凤华;李子孚;耿魁;陈操;张玲翠;房梁;李晖;谢应科 -专利权人：中国科学院信息工程研究所;西安电子科技大学
申请日： 2023-05-05 - 公布日： 2023-08-22 - 主分类号： H04B7/185 文献下载
摘要：本发明提供一种基于异构网络的通信方法、装置、电子设备和存储介质，其中方法包括：接收第一终端发送的通信协商请求，基于通信协商请求确定作为通信接收方的第二终端，构建第一终端与第二终端之间的异构通信链路，以使第一终端和第二终端基于异构通信链路进行通信，异构通信链路包括第一接入点，以及与第二终端连接的第二接入点。本发明提供的方法、装置、电子设备和存储介质，在卫星终端与普通终端通信时，可以不经卫星就近连接以实现双向通信，能有效减少对卫星资源的使用，降低卫星通信宽带的占用，缩短通信时延，增强通信系统抗干扰能力，提升异构网络的整体在线用户数量。
基于网络通信方法装置电子设备存储介质

[发明专利]流量采集与并行过滤方法、装置及设备-CN202210955992.8在审
发明人：李凤华;邵鸿宇;李子孚;郭守坤;谢应科;耿魁;张玲翠 -专利权人：中国科学院信息工程研究所
申请日： 2022-08-10 - 公布日： 2022-12-20 - 主分类号： H04L9/40 文献下载
摘要：本发明提供一种流量采集与并行过滤方法、装置及设备，该方法包括：根据预设过滤策略链中的指定元素，将所述预设过滤策略链分配到目标线程；根据各所述预设过滤策略链中的目标节点，对各所述预设过滤策略链进行合并，得到过滤策略决策图；将所述目标线程捕获到的待处理流量数据包与所述过滤策略决策图进行匹配，根据匹配结果对应的动作，对所述待处理流量数据包进行过滤处理。本发明通过过滤策略决策图对网络流量进行过滤，提高了网络流量的过滤能力。
流量采集并行过滤方法装置设备

[发明专利]网络威胁感知系统及方法-CN202110811260.7有效
发明人：李凤华;冷斯远;房梁;李子孚;张玲翠;谢应科 -专利权人：中国科学院信息工程研究所
申请日： 2021-07-19 - 公布日： 2021-09-21 - 主分类号： H04L29/06 文献下载
摘要：本发明提供了一种网络威胁感知系统及方法，所述系统包括：特征采集器、威胁检测器、攻击分类器和攻击响应器；特征采集器用于采集数据并发送至所述威胁检测器和攻击分类器；威胁检测器用于对网络环境进行实时感知与检测，并生成威胁报警通知或正常通知，实时发送至特征采集器和攻击分类器；攻击分类器用于基于威胁报警通知和采集数据利用预设的神经网络模型确定分类结果，将分类结果映射表发送至攻击响应器；攻击响应器，用于根据分类结果映射表调取预设的响应策略进行响应。本发明将上述四类器件合理地部署在网络中，通过网络中的多点协作与全周期安全闭环防御流程，实现了针对网络攻击的高效防御，从而提升了安全防护目标网络的整体安全性。
网络威胁感知系统方法

[发明专利]IP查找方法和装置以及路由更新方法和装置-CN201110286512.5有效
发明人：罗腊咏;谢高岗;谢应科 -专利权人：中国科学院计算技术研究所
申请日： 2011-09-23 - 公布日： 2012-01-04 - 主分类号： H04L12/56 文献下载
摘要：本发明提供一种IP查找装置，其包括基于TCAM的IP查找引擎和基于SRAM的IP查找流水线，可以同时在这两个查找引擎中进行IP查找。在基于TCAM的IP查找引擎中，存储的是根据路由器的转发信息库构造的1比特特里树的所有叶子节点所对应的前缀，而在基于SRAM的IP查找流水线中，存储的是该特里树的中间节点对应的所有前缀。该装置在实现快速IP查找的同时，支持快速的增量路由更新。而且提高了TCAM的利用率，并缓解了基于FPGA片内SRAM的IP查找流水线存储空间不足的问题。
ip 查找方法装置以及路由更新

[发明专利]一种用于计算机网络的高精度时间同步设备、系统及方法-CN200810224891.3有效
发明人： 谢应科;王建东;祝超;谢高岗 -专利权人：中国科学院计算技术研究所
申请日： 2008-10-24 - 公布日： 2009-03-18 - 主分类号： H04J3/06 文献下载
摘要：本发明提供一种可用于计算机网络性能测试、监控系统以及网络仿真的高精度时间同步设备、方法和系统。包括：利用硬件电路实现时间戳发生电路，将时间戳记录位置移到物理链路层，消除常见软件时间戳中缓存延迟以及中断响应时间延迟带来的影响；并且通过基于预测的时间同步算法(Prediction-based Clock Synchronization，PCS)实现各测量节点的精确时钟同步；本发明提高了时间戳精度，可以确保各测量节点同步时间戳误差不超过100ns，达到了与采用GPS同步相当的精度，但实现简单、造价低廉。
一种用于计算机网络高精度时间同步设备系统方法

[发明专利]一种FPGA电路故障检测装置-CN200810103195.7有效
发明人：邓珊珊;章立生;谢应科;买鹏 -专利权人：中国科学院计算技术研究所
申请日： 2008-04-01 - 公布日： 2008-10-01 - 主分类号： G06F11/10 文献下载
摘要：本发明公开了一种FPGA电路故障检测装置，其包括输入信号编码器，输出信号解码器，至少一故障探针，以及故障定位器。其中：所述输入信号编码器，用于对输入信号进行时间冗余编码；输出信号解码器，用于使被测FPGA电路输出正确结果；故障探针，用于对被测FPGA电路的任意一点的输出进行时间冗余解码，比较在不同时间节点上同一输入的输出结果，判断被测FPGA电路故障。所述的FPGA电路故障检测装置，还包括故障定位器，用于对故障探针的输出结果进行编码，把故障定位到一个较小的局部区域。其不仅可以快速的检测出故障，而且系统开销小，实现简单。
一种 fpga 电路故障检测装置

[发明专利]一种用于可编程器件的冗余系统及其冗余实现方法-CN200810101909.0有效
发明人：买鹏;谢应科;章立生;邓珊珊 -专利权人：中国科学院计算技术研究所
申请日： 2008-03-13 - 公布日： 2008-08-27 - 主分类号： G06F11/16 文献下载
摘要：本发明提供一种用于可编程器件的冗余系统，包括N模冗余部分，表决器部分，还包括状态寄存器复制数据通路部分；其中，N模冗余部分中的各个冗余模块并行连接到表决器部分，每个冗余模块各自包含有用于存储状态数据的状态寄存器；N模冗余部分中的各个冗余模块还通过状态寄存器复制数据通路部分连接，表决器部分分别与各个冗余模块上的对应的状态寄存器复制通路部分连接。本发明提高了N模冗余的可靠性，具有结构简单、通用性强、占用资源少、效率高的优点。
一种用于可编程器件冗余系统及其实现方法

[发明专利]一种多处理机通信装置及其通信方法-CN200410000825.X有效
发明人： 谢应科;付博;姚萍 -专利权人：中国科学院计算技术研究所
申请日： 2004-01-17 - 公布日： 2005-07-20 - 主分类号： G06F15/16 文献下载
摘要：本发明涉及一种多处理机通信装置及其通信方法，包括通信端口和交叉交换单元，处理机的外部存储器接口与所述通信端口相连，所述通信端口间通过所述交叉交换单元进行数据传输，所述通信端口包括中断控制单元和通信端口寄存器组；所述多处理机通信装置和通信方法，实现了不同类型的处理机间全互联、直接的实时通信，提高了通信装置的通用性。该通信装置中还具有中断发生装置，一旦有其它处理机向该处理机产生通信请求时，会产生一个中断信号，该中断信号能适合电平触发和沿触发的要求，在多个处理机向同一个处理机同时发送通信请求时，也不会丢失中断信息；通信装置中使用交叉交换单元实现各通信端口的信息交换，系统中任何处理机间可以独立的进行通信。
一种处理机通信装置及其方法

[发明专利]数据全并行的FFT处理器地址映射方法和系统-CN02152484.X无效
发明人： 谢应科 -专利权人：中国科学院计算技术研究所
申请日： 2002-12-03 - 公布日： 2004-06-16 - 主分类号： G06F12/00 文献下载
摘要：一种数据全并行的FFT处理器地址映射方法，操作数存放在双端口存储器中；旋转因子存放在ROM中；确定操作数的读写地址；确定旋转因子地址。本发明充分利用了FFT算法本身的同址运算性质，使用4个数据存储体和3个旋转因子存储体，数据的输入和输出在同一个存储单元，每个周期能提供一个蝶形运算所需要的操作数，具有最大的并行性。按照本发明的旋转因子存放规则，在处理器工作期间，旋转因子只需要简单的增一方式寻址。本发明的地址映射技术适合N点(N为2的幂)的FFT计算，既有基4运算的高效率，也具有基2运算的计算范围。
数据并行 fft 处理器地址映射方法系统

[发明专利]具有大容量存储器的数据流处理板-CN01131694.2无效
发明人： 谢应科;宋建平;任钢;韩承德;王贞松 -专利权人：中国科学院计算技术研究所
申请日： 2001-12-27 - 公布日： 2003-07-09 - 主分类号： G06F13/14 文献下载
摘要：一种具有大容量存储器的数据流处理板，包括：大容量存储器，用于存储传输的数据流；可重新配置的输入输出接口；数据访问控制单元，用于记录信息、控制输入和输出缓冲器、控制数据的传输；中央处理器，用于处理系统中的数据流；双数据总线，分别用作数据的输入和输出。本发明的输入输出接口可根据需要灵活进行配置，能和其余处理模块完全独立操作。采用双数据总线，数据存储器分成多个相互独立的存储体，数据的输入输出可以同时进行。从输入缓冲器中读出的数据可直接存储到大容量的数据存储器中，从数据存储器中读出的数据可直接发送到输出缓冲器中，这种访问命令既可以由中央处理器发出，也可以是由内部数据访问控制单元发出。
具有容量存储器数据流处理

1
共 10 条