专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果8个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储器装置-CN201811189658.6有效
  • 藤田胜之 - 铠侠股份有限公司
  • 2014-03-11 - 2022-08-16 - G11C29/00
  • 本发明涉及半导体存储器装置。根据一个实施例,半导体存储器装置包括:被连接到存储器单元阵列的第一字线;被连接到冗余区域的第二字线;被配置成基于行地址执行从第一字线中选择的第一行解码器;被配置成基于包括在行地址中的冗余地址来确定是否需要采用冗余区域的替代操作的判断电路;被配置成执行从第二字线中选择的第二行解码器;行地址包括以分时方法按顺序输入的第一行地址和第二行地址;第一行地址包括所有的冗余地址。
  • 半导体存储器装置
  • [发明专利]半导体存储装置-CN201710796900.5有效
  • 松岡史宜;藤田胜之 - 铠侠股份有限公司
  • 2017-09-06 - 2022-03-04 - G11C5/14
  • 本发明的实施方式提供一种高品质的半导体存储装置。实施方式的半导体存储装置具备:电源垫;第1存储体,具备多个存储单元;第2存储体,夹在电源垫与第1存储体之间,且具备多个存储单元;第1配线,连接在电源垫,对第2存储体供给电源;及第2配线,连接在电源垫,通过第2存储体上,不对第2存储体供给电源,而是对第1存储体供给电源。
  • 半导体存储装置
  • [发明专利]阻变型存储器-CN201680044998.2有效
  • 片山明;藤田胜之 - 东芝存储器株式会社
  • 2016-02-25 - 2021-11-30 - G11C11/15
  • 根据一个实施例,存储器包括连接到所述存储器单元的位线;以及执行从所述存储器单元读取数据的读取电路。所述读取电路包括:第一电路,其具有第一输入端并检测来自所述存储器单元的输出信号;第一晶体管,其基于第一控制信号来控制提供给所述存储器单元的电流;以及第二晶体管。所述第一晶体管的一端连接到所述第一输入端,所述第一晶体管的另一端连接到所述第二晶体管的一端,所述第二晶体管的另一端连接到所述位线,以及在从所述存储器单元读取数据之前,对所述第一晶体管的一端和另一端充电。
  • 变型存储器
  • [发明专利]半导体存储器件-CN201680053023.6有效
  • 藤田胜之;H·S·任 - 东芝存储器株式会社;SK海力士公司
  • 2016-03-03 - 2021-08-24 - G11C11/15
  • 根据一个实施例,一种半导体存储器件包括第一存储体和第二存储体。所述第一存储体和所述第二存储体中的每一者包括具有可变电阻元件的存储单元、参考单元、具有与所述存储单元电耦接的第一输入端和与所述参考单元电耦接的第二输入端的读出放大器、以及电耦接所述存储单元和所述读出放大器的所述第一输入端的第一晶体管。所述第一存储体的所述第一晶体管的栅极和所述第二存储体的所述第一晶体管的栅极被独立地供给电压。
  • 半导体存储器件
  • [发明专利]半导体存储器装置-CN201480017098.X有效
  • 藤田胜之 - 东芝存储器株式会社
  • 2014-03-11 - 2018-11-09 - G11C29/00
  • 根据一个实施例,半导体存储器装置包括:被连接到存储器单元阵列的第一字线;被连接到冗余区域的第二字线;被配置成基于行地址执行从第一字线中选择的第一行解码器;被配置成基于包括在行地址中的冗余地址来确定是否需要采用冗余区域的替代操作的判断电路;被配置成执行从第二字线中选择的第二行解码器;行地址包括以分时方法按顺序输入的第一行地址和第二行地址;第一行地址包括所有的冗余地址。
  • 半导体存储器装置
  • [发明专利]半导体存储装置-CN200410042144.X无效
  • 池桥民雄;大泽隆;藤田胜之 - 株式会社东芝
  • 2004-05-09 - 2004-12-01 - H01L27/12
  • 提供一种具有在SOI基板上形成的1个晶体管/1个单元结构的存储器单元、可高速读出的半导体存储装置。半导体存储装置包括具有通过绝缘层与底基板分离的半导体层的元件基板、和在上述元件基板的半导体层上排列形成的多个存储器件单元,各存储器件单元具有持有浮动状态的主体的MOS晶体管结构,具有通过该主体的多数载流子储存状态存储数据的存储器单元阵列;和读出上述存储器单元阵列的选择存储器单元的数据并存储在数据锁存器中、将该读出数据输送到输出电路的同时向上述选择存储器单元进行回写的读出放大器电路。
  • 半导体存储装置
  • [发明专利]半导体存储器-CN02121788.2无效
  • 藤田胜之;大泽隆 - 株式会社东芝
  • 2002-05-31 - 2003-03-19 - G11C11/40
  • 半导体存储器具备存储单元阵列(1);基准电流发生电路(DMC),发生基准电流(Iref);参照电位发生电路(6),根据上述基准电流发生电路发生的上述基准电流(Iref),在参照节点(RSN)上发生参照电位;第1读出电路(4a),根据所选择的存储单元的单元电流(Icell),生成输出电流,根据该输出电流和上述基准电流,在读出节点(SN)上发生数据电位;以及第2读出电路(4b),比较上述读出节点的数据电位与上述参照节点的参照电位,检测出上述所选择的存储单元所保持的数据。
  • 半导体存储器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top