“艾克斯安耐杰克有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]用于存储器的预充电电路-CN202180034936.4在审
发明人： A·马科谢伊 -专利权人： 艾克斯安耐杰克有限公司
申请日： 2021-05-12 - 公布日： 2023-03-07 - 主分类号： G11C11/419 文献下载
摘要：本公开涉及一种用于存储器单元的阵列的位线的预充电电路，预充电电路包括配置成对第一位线和第二位线进行预充电的预充电和限制单元，预充电和限制单元还配置成在存储器单元中的任何一个的读和/或写操作的预充电周期期间限制第一位线的第一位线预充电电平和第二位线的第二位线预充电电平，其中预充电和限制单元配置成在单个预充电周期中限制第一位线预充电电平和第二位线预充电电平，优选地没有实质延迟。本公开还涉及一种存储器，其包括以列和行布置的多个存储器单元，以及至少一个预充电电路，其中预充电电路连接到列内的所有存储器单元的第一位线和第二位线，其中每个预充电电路配置成在预充电周期期间将第一位线限制到第一位线预充电电平并且将第二位线限制到第二位线预充电电平。
用于存储器充电电路

[发明专利]可移位存储器和操作可移位存储器的方法-CN202080049078.6在审
发明人：巴巴克·穆罕默迪;H·帕布;R·梅尔拉吉 -专利权人： 艾克斯安耐杰克有限公司
申请日： 2020-05-14 - 公布日： 2022-02-25 - 主分类号： G11C19/18 文献下载
摘要：本公开涉及一种可移位存储器，包括：布置成行和列的多个存储器单元，其中，行的存储器单元互连，从而形成存储器单元链；至少一个第一串行输出数据端口；输出数据逻辑，其用于将存储器单元链中的任一个的输出连接到第一串行输出数据端口，或至少一个第一并行输出数据端口和至少一个读取移位寄存器，其被配置为串行地收集来自存储器单元链中的任一个的输出的串行输出数据；和/或至少一个第一串行输入数据端口；输入数据逻辑，其用于将第一串行输入数据端口连接到存储器单元链中的任一个的输入，或至少一个并行输入数据端口和至少一个写入移位寄存器，其用于将输入数据串行移位到存储器单元链中的任一个的输入；和控制器，其被配置为控制存储器单元链中的数据的移位，该控制器还被配置为控制输出数据逻辑和/或输入数据逻辑。本公开还涉及一种用于操作可移位存储器的方法。
移位存储器操作方法

[发明专利]面积高效的双端口和多端口SRAM、用于SRAM的面积高效的存储器单元-CN202080035545.X在审
发明人：巴巴克·穆罕默迪;B·M·埃索菲特;R·梅尔拉吉 -专利权人： 艾克斯安耐杰克有限公司
申请日： 2020-03-13 - 公布日： 2022-01-14 - 主分类号： G11C7/12 文献下载
摘要：本公开涉及一种静态随机存取存储器和用于静态随机存取存储器的存储器单元，该存储器单元包括：形成第一和第二交叉耦合反相器(INV1、INV2)的第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)和第四晶体管(M4)，其中，第一和第二交叉耦合反相器(INV1、INV2)限定第一存储节点(D)和反相的第一存储节点(D’)，其中，第一反相器(INV1)连接到第一参考电压(GND1)和第一电源电压(VDD1)，并且其中，第二反相器(INV2)连接到第二参考电压(GND2)和第二电源电压(VDD2)；连接在第一存储节点(D)和第一位线(BL1)之间的第五晶体管(M5)；连接在反相的第一存储节点(D’)和第二位线(BL2)之间的第六晶体管(M6)；连接到第五晶体管(M5)的第一字线(WL1)，所述第一字线(WL1)控制第一位线(BL1)对第一存储节点(D)的访问；和独立于第一字线(WL1)的第二字线(WL2)，该第二字线连接到第六晶体管(M6)，所述第二字线(WL2)独立于第一位线(BL1)控制第二位线(BL2)对反相的第一存储节点(D’)的访问；其中，第一字线(WL1)与第一参考电压(GND1)的相对电压电平、或第一电源电压(VDD1)与第一参考电压(GND1)的相对电压电平、或第二字线(WL2)与第二参考电压(GND2)的相对电压电平、或第二电源电压(VDD2)与第二参考电压(GND2)的相对电压电平、或第一参考电压(GND1)与第二参考电压(GND2)的相对电压电平被配置使得可以独立地读取和写入第一存储节点(D)和反相的第一存储节点(D’)的数据。
面积高效端口多端 sram 用于存储器单元

[发明专利]存储器及其升压电路-CN202110927743.3在审
发明人：巴巴克·穆罕默迪;乔基姆·尼夫斯·罗德里格斯 -专利权人： 艾克斯安耐杰克有限公司
申请日： 2015-09-17 - 公布日： 2021-10-22 - 主分类号： G11C11/412 文献下载
摘要：本发明总体上涉及半导体存储器领域，并且具体地涉及包括静态随机存取存储器(SRAM)位单元(100)的存储器单元。通过在读取存取或写入存取以及空闲状态期间将读取存取晶体管端子连接到GND或VDD来减少读取路径中的泄漏电流。SRAM单元反相器在大小上可以是不对称的。存储器可以包括各种升压电路，以允许对有区别的电源电压的低压操作或应用。
存储器及其升压电路

[发明专利]用于减少泄漏的SRAM架构-CN201580084597.5有效
发明人：巴巴克·穆罕默迪;乔基姆·尼夫斯·罗德里格斯 -专利权人： 艾克斯安耐杰克有限公司
申请日： 2015-09-17 - 公布日： 2021-08-31 - 主分类号： G11C11/412 文献下载
摘要：本发明总体上涉及半导体存储器领域，并且具体地涉及包括静态随机存取存储器(SRAM)位单元(100)的存储器单元。通过在读取存取或写入存取以及空闲状态期间将读取存取晶体管端子连接到GND或VDD来减少读取路径中的泄漏电流。SRAM单元反相器在大小上可以是不对称的。存储器可以包括各种升压电路，以允许对有区别的电源电压的低压操作或应用。
用于减少泄漏 sram 架构

1
共 5 条