|
|
钻瓜专利网为您找到相关结果 17个，建议您 升级VIP下载更多相关专利
- [发明专利]一种动态元件匹配电路和数模转换器-CN202310300792.3有效
-
付凯;管逸
-
上海韬润半导体有限公司
-
2023-03-27
-
2023-06-23
-
H03M1/06
- 本发明提供了一种动态元件匹配电路和数模转换器，包括：温度计码生成电路，用于将输入的二进制码在控制码的控制下转换成温度计码；控制模块，用于根据输入的二进制码生成控制码；控制码由第一类控制码和第二类控制码组成，第一类控制码随机生成，第二类控制码固定设置或相对前一周期保持不变；将数模转换器的满量程范围预先分成K个区间，并预设每个区间的第一类控制码规则；信号幅度越小的区间对应的第一类控制码的数量越少；控制模块获取输入的二进制码所在的区间，根据该区间的第一类控制码规则，随机生成对应的第一类控制码。本发明可以根据输入信号幅度自适应控制翻转率，对于小信号采用小翻转率，提高了DAC在小信号上的性能。
- 一种动态元件匹配电路数模转换器
- [发明专利]一种全新的采样锁相环电路-CN202310046119.1有效
-
李闻界;管逸;刘鹏飞
-
上海韬润半导体有限公司
-
2023-01-31
-
2023-04-28
-
H03L7/087
- 本发明属于通信技术领域，提供一种全新的采样锁相环电路包括：采样锁相环主电路，用于接收外部参考信号后生成高质量的高频时钟；采样锁相环辅助电路，与采样锁相环主电路连接，用于为采样锁相环主电路提供零频率极点，以增加采样锁相环主电路的频率捕捉范围；其中，采样锁相环辅助电路包括：BBPD子电路，与采样锁相环主电路连接，用于基于外部参考信号，生成PE信号以供调整采样锁相环主电路的采样频率以及校准采样锁相环辅助电路中DTC子电路和fine DTC子电路的增益。本发明提出的采样锁相环电路可以增加SPLL的频率捕获范围，有效地降低SPLL的辅助环路复杂度的设计。
- 一种全新采样锁相环电路
- [发明专利]一种直接小数分频电路及方法-CN202211592199.2有效
-
李闻界;管逸;刘鹏飞
-
上海韬润半导体有限公司
-
2022-12-13
-
2023-03-10
-
H03L7/197
- 本发明公开了一种直接小数分频电路及方法，其电路包括：整数分频模块，用于接收第一时钟信号、待分频值的整数参数以及待分频值的小数参数对应的进位信号，根据进位信号对第一时钟信号执行相应的除法操作，并输出得到的第一低频时钟信号和第二低频时钟信号；PI时钟模块与整数分频模块连接，用于接收第一低频时钟信号和第二低频时钟信号，以及第二时钟信号和PI控制信号，控制第二时钟信号对第一低频时钟信号和第二低频时钟信号执行采样操作，并根据PI控制信号对采样结果进行相位插值，生成并输出相位插值后得到的输出时钟信号。本发明可以避免传统小数分频器在频率跳变时小数毛刺和扰动等噪声对小数分频锁相环性能的影响，提高小数分频效果。
- 一种直接小数分频电路方法
- [发明专利]一种开环运放电路-CN202210334753.0有效
-
管逸
-
上海韬润半导体有限公司
-
2022-03-31
-
2023-01-31
-
H03F1/32
- 本发明涉及一种开环运放电路。该开环运放电路包括：主电路和辅助电路，其中，主电路包括：第一差分晶体管，包括第一晶体管和第二晶体管；第一负载电阻；以及第二负载电阻，其中，第一晶体管的第一端和第二晶体管的第一端分别连接第一输入端和第二输入端，第一晶体管的第二端与第二晶体管的第二端相互连接，第一晶体管的第三端和第二晶体管的第三端分别与第一负载电阻和第二负载电阻连接并分别作为开环运放电路的第一输出端和第二输出端，其中，辅助电路连接在主电路的第一输入端和第二输入端之间，以使得开环运放电路的第一输出端和第二输出端之间的等效跨导的相对恒定的方式而构成。根据本发明，能够提供一种高线性度的开环运放电路。
- 一种开环电路
- [发明专利]时钟门控控制电路及芯片测试电路-CN202210332010.X有效
-
黄现;管逸
-
上海韬润半导体有限公司
-
2022-03-31
-
2022-10-28
-
G01R31/3185
- 本发明涉及一种时钟门控控制电路，其用于控制被测电路的多个被测电路部分的时钟输入。该电路包括M个译码器、多个时钟门控电路块、输出功能逻辑信号的功能逻辑电路块和L个控制模块。每个译码器接收并译码N位二进制输入，生成L位二进制译码并输出对应于L位二进制译码的L个译码子信号；每个时钟门控电路块用于控制一个或多个被测电路部分的时钟输入；每个控制模块根据外部输入的使能控制信号、M个译码子信号和功能逻辑信号来使能或禁用一个或多个时钟门控电路块，其中，M个译码子信号由M个译码器中的每个译码器各自提供一个译码子信号而组成，并且其中，M、N和L均为正整数。根据本发明，还能够提供一种芯片测试电路。
- 时钟门控控制电路芯片测试电路
- [发明专利]时钟调整电路-CN202211059190.5在审
-
付凯;管逸
-
上海韬润半导体有限公司
-
2022-08-31
-
2022-10-21
-
H03K5/01
- 本发明涉及一种时钟调整电路，其可以包括第一驱动单元、第二驱动单元和第一电容。第一驱动单元的输入端从时钟调整电路的输入端接收第一时钟信号并且第一驱动单元的输出端输出第二时钟信号到时钟调整电路的输出端。第二驱动单元的输入端从第一驱动单元的输出端接收第二时钟信号并且第二驱动单元的输出端输出第三时钟信号到第一驱动单元的输入端。第一电容与第二驱动单元串联。其中，第一驱动单元和第二驱动单元之一或两者为驱动能力可调节的可调驱动单元，并且第二驱动单元的驱动能力小于第一驱动单元。本发明的时钟调整电路利用了正反馈系统来改善时钟跳变沿，提高了调整电路的增益放大效率和对不同负载电路的兼容性和鲁棒性。
- 时钟调整电路
- [发明专利]数据选择器-CN202211002592.1在审
-
李闻界;管逸
-
上海韬润半导体有限公司
-
2022-08-22
-
2022-09-20
-
H03K19/173
- 本发明涉及一种数据选择器，其根据选择信号而选择输入数据选择器的第一信号和第二信号中的一个并输出所选择的信号。该数据选择器可以包括选择级和反相级。选择级可以包括设置在第一信号的输入线路上的第一传输门和设置在第二信号的输入线路上的第二传输门，每个传输门包括反相器和MOS管选择开关。MOS管选择开关根据选择信号而使第一传输门和第二传输门中的一个传输门的反相器处于导通状态而另一个传输门的反相器处于断开状态，其中，第一传输门的反相器的输出端和第二传输门的反相器的输出端相连并都连接到选择级的输出端。反相级可以用于对输入其中的信号进行反相。
- 数据选择器
|
