|
|
钻瓜专利网为您找到相关结果 25个，建议您 升级VIP下载更多相关专利
- [发明专利]一种半导体器件和电子设备-CN202211121846.1在审
-
王者伟;黄松
-
荣耀终端有限公司
-
2022-09-15
-
2023-09-12
-
H01L27/07
- 本申请提供一种半导体器件和电子设备，涉及半导体技术领域，用于解决如何提升半导体器件的面积效率，降低半导体器件的成本的问题。半导体器件包括衬底、外延层、第一器件、隔离阱和第二器件。外延层包括第一区域和第二区域。第一器件包括多个并联的元胞，每个元胞均包括第一源极、第一漏极和第一栅极。第一源极和第一栅极设置于第一区域，衬底和外延层形成元胞的第一漏极。隔离阱设置于第二区域，且隔离阱与衬底之间由外延层间隔开。第二器件设置于隔离阱内，第二器件与外延层之间由隔离阱间隔开。其中，衬底和外延层的掺杂类型为N型，隔离阱的掺杂类型为P型。本申请实施例提供的半导体器件主要用于电源管理类或其他模拟类芯片。
- 一种半导体器件电子设备
- [发明专利]一种半导体结构及半导体结构的制备方法-CN202211200136.8在审
-
王者伟;黄松
-
荣耀终端有限公司
-
2022-09-29
-
2023-09-05
-
H01L29/78
- 本申请提供了一种半导体结构及半导体结构的制备方法，包括：P型外延层；形成于P型外延层的内部的第一N型掺杂层；交替分布在第一N型掺杂层上的至少一个沟槽和至少一个导通区；至少一个第一接触孔，第一接触孔分布在至少一个沟槽内；每个第一接触孔的一端位于其对应的沟槽的上方，作为半导体结构的漏极引出端，每个第一接触孔的另一端沿其对应的沟槽的深度方向形成至第一N型掺杂层表面；至少一个栅极结构，至少一个栅极结构一一对应分布在至少一个沟槽与至少一个导通区所形成的各个交界处；每个栅极结构的一端位于其所在交界处的沟槽的顶部，另一端沿沟槽的深度方向延伸至沟槽内。本申请的技术方案，能够缩小芯片面积，降低芯片制造成本。
- 一种半导体结构制备方法
- [发明专利]一种基于时序同步理论识别结构损伤的方法-CN202211079730.6在审
-
阳洋;许文明;王者伟;钟佳;亢秀山;李浩弘
-
重庆大学
-
2022-09-05
-
2022-12-06
-
G01N29/04
- 本发明属于工程结构损伤识别技术领域，具体涉及一种基于时序同步理论识别结构损伤的方法，包括以下步骤：步骤一、在结构表面沿同一方向均匀布设测点，同时在结构表面固定一个传感器和另外一个可以移动传感器，或者在结构表面某相邻两个测点布设可移动传感器；步骤二、将固定传感器和移动传感器，或者两个可移动传感器同时采集信号，并沿着结构表面移动可移动传感器依次同步采集各个不同位置测点和固定位置测点的加速度信号，获取每个测点的加速度响应；步骤三、对得到的响应信号滤波得到结构第n阶振型分量，通过将结构不同位置测点处结构第n阶的振型分量相同时刻信号进行比值，得到结构不同位置模态振型比值；步骤四、通过获得的结构不同位置模态振型比值结合各种聚类方式得到结构相应的模态振型。
- 一种基于时序同步理论识别结构损伤方法
- [发明专利]多层电容及其制造方法-CN201610936583.8有效
-
何永;冯骏;王者伟
-
北京兆易创新科技股份有限公司
-
2016-10-24
-
2020-11-10
-
H01L23/64
- 本发明公开了多层电容及其制造方法，其中，该方法包括：在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，并使得所述氧化物高于所述有源层的表面；在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层。本发明通过在有源层中添加至少一个阻挡凹槽并对其进行氧化物填充，使得氧化物高于有源层的表面，在对浮栅进行研磨时，阻挡凹槽中填充的氧化物会阻挡对浮栅过度研磨，使得多层电容浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。
- 多层电容及其制造方法
- [发明专利]闪存及其制造方法-CN201610936627.7有效
-
何永;冯骏;王者伟
-
北京兆易创新科技股份有限公司
-
2016-10-24
-
2020-07-10
-
H01L27/11521
- 本发明公开了闪存及其制造方法，其中该方法包括：依次同时刻蚀电容区和外围区中的绝缘层、浮栅层和隧穿氧化层，以在电容区中形成初始源极引出区和初始漏极引出区；在初始源极引出区、初始漏极引出区和绝缘层上形成控制栅层；同时刻蚀初始源极引出区、初始漏极引出区和外围区中的控制栅层，以在电容区中形成最终源极引出区和最终漏极引出区。本发明通过依次同时刻蚀电容区和外围区中的绝缘层、浮栅层和隧穿氧化层，然后同时刻蚀初始源极引出区、初始漏极引出区和外围区中的控制栅层，在电容区中形成最终源极引出区和最终漏极引出区，实现了在形成源极引出区和漏极引出区时，减少了对有源层的损伤。
- 闪存及其制造方法
- [发明专利]多层电容及其制造方法-CN201610935488.6在审
-
何永;冯骏;王者伟
-
北京兆易创新科技股份有限公司
-
2016-10-24
-
2018-05-01
-
H01L23/64
- 本发明公开了多层电容及其制造方法，其中制造方法包括在有源层表面形成两个隔离凹槽和至少一个引出凹槽，其中全部引出凹槽位于两个隔离凹槽之间,对两个隔离凹槽和全部引出凹槽进行氧化物填充；在两个隔离凹槽和全部引出凹槽之外的有源层表面上形成隧穿氧化层，并在隧穿氧化层和氧化物上形成浮栅层；在每个引出凹槽中氧化物正上方的浮栅中，形成浮栅引出电极以将浮栅引出。本发明通过在有源层中形成至少一个引出凹槽，并在其中填充氧化物，然后在该氧化物的正上方形成浮栅引出电极，使浮栅引出电极和有源层之间隔有该氧化物，即使浮栅层的厚度由于研磨变薄，浮栅引出电极也不会使得浮栅层和有源层短接。
- 多层电容及其制造方法
|
