“樊文贵”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]多输入多输出MIMO系统的检测方法和装置-CN202080015215.4有效
发明人： 樊文贵;陈莉;汪浩 -专利权人：华为技术有限公司
申请日： 2020-11-04 - 公布日： 2023-09-12 - 主分类号： H04L27/28 文献下载
摘要：本申请提供了一种多输入多输出MIMO系统的检测方法和装置。该方法包括：确定共轭对称矩阵；使用预处理矩阵和单位下三角矩阵将发送信号映射至树搜索模型，预处理矩阵和单位下三角矩阵是对共轭对称矩阵进行LDL分解得到的；从树搜索模型的最顶层逐层向下扩展，确定度量集合，度量集合包括根节点的度量集合和多个叶节点的度量集合，根节点的度量集合包含于第一候选集合，第一候选集合是根据第一规则从第一星座点集合中确定的，度量集合使得树搜索模型具有最小的路径度量；根据度量集合，确定发送信号中每个信息比特的对数似然比。该方法在保证检测结果具有较高准确度的前提下，能够有效降低检测方法的复杂度。
输入输出 mimo 系统检测方法装置

[发明专利]一种神经电信号压缩感知处理验证系统及其构建方法-CN201310606735.4有效
发明人：张玉玺;樊文贵;王晓亮;袁常顺;王俊 -专利权人：北京航空航天大学
申请日： 2013-11-25 - 公布日： 2017-02-15 - 主分类号： G06F13/38 文献下载
摘要：一种神经电信号压缩感知处理验证系统，它包括FPGA芯片、FPGA芯片最小系统外围电路、ADC采样芯片和电源芯片；模拟神经电信号经过ADC采样芯片转换为数字形式并送入FPGA芯片做压缩感知处理，处理结果通过USB驱动芯片及USB接口上传到上位机，电源芯片与各芯片连接并提供工作电压；其构建方法有五大步骤一、ADC采样芯片同时采集16路模拟神经电信号并送入FPGA芯片；二、在FPGA芯片中对输入信号进行低通采样获得场电位信号并下采样；三、对输入信号进行高通滤波；四、将FIFO中的动作电位数据处理完毕；五将场电位和动作电位观测值进行编码并按照预定的顺序通过USB接口串行地发送到上位机，并完成上位机与板卡通信，实现上位机对板卡工作状态的控制。
一种神经电信号压缩感知处理验证系统及其构建方法

[发明专利]一种多DSP和FPGA并行处理系统及实现方法-CN201410105353.8有效
发明人：王俊;赵志鹏;张玉玺;王晓亮;樊文贵 -专利权人：北京航空航天大学
申请日： 2014-03-20 - 公布日： 2017-01-04 - 主分类号： G06F13/42 文献下载
摘要：一种多DSP和FPGA并行处理系统，它包括：FPGA、DSP、AD、DA、DDR3和电源芯片；一种多DSP和FPGA并行处理系统的实现方法有五大步骤：一、实现FPGA与FPGA之间的PCIe互连；二：实现FPGA与DSP之间的PCIe互连；三：实现FPGA与FPGA之间的SRIO互连；四：实现FPGA与DSP之间的SRIO互连；五：实现DSP与DSP之间的Hyperlink互连。本发明并行处理能力强，功能丰富、灵活性、可扩展性强，突破了处理器芯片间的数据传输瓶颈，可移植性强，它在数字信号处理领域里具有较好的实用价值。
一种 dsp fpga 并行处理系统实现方法

[发明专利]一种基于FPGA+DSP构架的高速数据记录系统的构建方法-CN201310606616.9有效
发明人：张玉玺;王晓亮;向洪;樊文贵;王俊 -专利权人：北京航空航天大学
申请日： 2013-11-25 - 公布日： 2016-10-26 - 主分类号： G06F17/40 文献下载
摘要：一种基于FPGA+DSP架构的高速数据记录系统的构建方法，包括以下五个步骤；步骤一：记录系统初始化及自检；步骤二：原始数据采集；需要采集的数据分为3个部分：1.AD芯片MAX1270采集的参考电压；2.485通信接口端传输原始数据信号；3.GSP守时、星历信息等数据；步骤三：DSP核心控制芯片写入主函数，控制系统流程；步骤四：FPGA核心控制芯片控制FLASH存储芯片实现数据存储；步骤五：PC端测控软件实现数据读取分析；数据记录系统在未连接PC的情况下完成数据记录，之后通过USB接口与PC连接，通过PC端测控软件将数据存储为Excel格式的表格，便于对数据进行分析。
一种基于 fpga dsp 构架高速数据记录系统构建方法

[发明专利]一种四通道大容量波形存储系统及其构建方法-CN201310601801.9有效
发明人：张玉玺;麦超云;杨彬;樊文贵;王俊 -专利权人：北京航空航天大学
申请日： 2013-11-25 - 公布日： 2014-02-26 - 主分类号： G05B19/042 文献下载
摘要：一种四通道大容量波形存储系统，它包括：FPGA核心芯片、FPGA核心芯片最小外围电路、ADC采样芯片、Flash阵列、网口电路和电源芯片；电源芯片中的9A、9B、9C、9D将5V电源电压分别转换为3.3V、1.8V、1.0V、2.5V电压供给其它模块使用，正常上电后FPGA核心芯片控制4路ADC采样芯片从外部输入接口采集波形数据，并将数据传输至Flash阵列；存储结束后，FPGA核心芯片控制网口电路并将Flash阵列中的数据通过网口传输至上位机；所有控制指令均由上位机通过网络接口传输至FPGA核心芯片。一种四通道大容量波形存储系统的构建方法包括七个步骤。本发明可完整实现多路波形数据同时采集的功能，实现简单；逻辑功能均由VHDL硬件描述语言编写，易于修改；体积较小，便于应用于多种系统。
一种通道容量波形存储系统及其构建方法