“景乃锋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果93个，建议您升级VIP下载更多相关专利

[发明专利]基于FPGA的YOLOv2-tiny神经网络低延时硬件加速器实现方法-CN201910796486.7有效
发明人：郭谦;张津铭;李杰;李岑;蒋剑飞;绳伟光;景乃锋;王琴;贺光辉 -专利权人：合肥辉羲智能科技有限公司
申请日： 2019-08-27 - 公布日： 2023-10-27 - 主分类号： G06N3/0464 文献下载
摘要：一种基于FPGA的YOLOv2‑tiny神经网络低延时硬件加速器实现方法，包括步骤：网络量化；进行基于YOLOv2‑tiny的目标检测系统整体硬件架构设计；进行卷积层处理单元设计；双乘法器设计和设计空间探索。本发明可以显著降低整体系统的延时，提高DSP的使用效率。
基于 fpga yolov2 tiny 神经网络延时硬件加速器实现方法

[发明专利]一种数据处理方法和装置-CN201811148307.0有效
发明人：梁晓峣;景乃锋;崔晓松;廖健行 -专利权人：华为技术有限公司
申请日： 2018-09-29 - 公布日： 2023-10-20 - 主分类号： G06F17/15 文献下载
摘要：本申请提供一种处理数据的方法和数据处理装置，该数据处理装置包括数据处理模块，该数据处理模块用于:获取第一权值数据集合中的第一权值矩阵，其中，该第一权值矩阵被表示为n行m列个权值数据，该第一权值数据集合中的数据来自相同的输入通道；获取第二权值矩阵，其中，该第二权值矩阵是对该第一权值矩阵进行按行重排后的矩阵；使用第一权值矩阵与第一特征数据集合进行乘法运算，其中，该第一特征数据集合中的数据来自相同的输入通道；使用该第二权值矩阵与该第一特征数据集合进行乘法运算；根据该乘法运算的运算结果，确定目标数据集合。上述技术方案能够减少访问存储设备的次数。
一种数据处理方法装置

[发明专利]一种存储器、数据请求写入方法及控制器-CN201910101473.3有效
发明人：梁晓峣;景乃锋;崔晓松;廖健行 -专利权人：华为技术有限公司
申请日： 2019-01-31 - 公布日： 2023-10-20 - 主分类号： G06F12/0804 文献下载
摘要：一种存储器、数据请求写入方法及控制器，用以解决MSHR写入数据请求的方式不灵活、效率较低问题。本申请中，存储器包括多个MSHR分组以及与多个MSHR分组连接的控制器，其中，每个MSHR分组包括多个MSHR；控制器可以接收第一数据请求，第一数据请求中携带有第一地址；之后，根据第一地址的第一部分确定多个MSHR分组中的第一MSHR分组；并确定第一MSHR分组中的第一MSHR没有空闲的存储空间，其中，第一MSHR与第一地址中的第二部分对应；响应上述确定，控制器可以从第一MSHR分组中选择第二MSHR；将第一数据请求写入第二MSHR中。在第一MSHR分组可以包括多个MSHR，用于记录第一数据请求，可以根据需要选择第二MSHR，能够灵活、有序的将第一数据请求写入到存储器中。
一种存储器数据请求写入方法控制器

[发明专利]宫颈液基薄片图像之炎性细胞消除方法-CN201910428711.1有效
发明人：柯晶;邓珺玮;江昭明;梁晓峣;蒋力;景乃锋 -专利权人：柯晶
申请日： 2019-05-22 - 公布日： 2023-09-26 - 主分类号： G16H30/40 文献下载
摘要：一种宫颈液基薄片图像之炎性细胞消除方法，接收宫颈液基薄片数字图像；提取所述宫颈液基薄片数字图像中炎性细胞轮廓，并根据所述炎性细胞轮廓生成炎性细胞掩膜；将被识别出的炎性细胞，在掩膜区域扩张上做到成团连接，融合背景模糊区域，以更新炎性细胞掩膜；将炎性细胞掩膜替换为宫颈液基薄片数字图像底色。
宫颈薄片图像细胞消除方法

[发明专利]一种基于外积的矩阵乘法运算处理器、方法及介质-CN202310692834.2在审
发明人：李晗;梁晓峣;景乃锋;刘子钊;李钢 -专利权人：上海交通大学
申请日： 2023-06-12 - 公布日： 2023-09-12 - 主分类号： G06F7/53 文献下载
摘要：本申请提供一种基于外积的矩阵乘法运算处理器、方法及介质，应用于GPGPU中，所述处理器包括：寄存器堆、矩阵缓存器和计算单元；所述寄存器堆用于存储不同数据类型的待处理矩阵；所述矩阵缓存器用于按照预设排布方式缓存各所述待处理矩阵；所述计算单元用于对不同数据类型的各所述待处理矩阵进行外积运算和累加运算，以获取目标矩阵，并将所述目标矩阵写回至所述矩阵缓存器中。本申请所述的基于外积的矩阵乘法运算处理器针对神经网络计算中常采用的低精度运算方式，提出了通用的设计方案，可以支持不同精度和对应的大小的矩阵乘法运算操作，同时在计算核心中增加片上存储以及计算单元，来提升运算的效率。
一种基于矩阵乘法运算处理器方法介质

[发明专利]运算加速的处理方法、运算加速器的使用方法及运算加速器-CN202180029995.2在审
发明人：王雅洁;毕舒展;张迪;官惠泽;梁晓峣;景乃锋 -专利权人：华为技术有限公司
申请日： 2021-12-31 - 公布日： 2023-09-01 - 主分类号： G06F17/16 文献下载
摘要：本申请实施方式涉及车辆智能化中的人工智能芯片技术领域，特别涉及运算加速的处理方法、运算加速器的使用方法及运算加速器。该运算加速器，包括：存储单元，被配置有至少一个向量指令队列，每个向量指令队列分别用于缓存一个或多个向量指令；至少两个标量计算单元，每个标量计算单元分别用于获取指令并对指令译码得到译码后的指令，译码后的指令包括向量指令，每个标量计算单元还分别用于将向量指令缓存至至少一个向量指令队列；向量计算单元，用于执行向量指令队列中的向量指令。由上，标量计算单元的数量增加之后，可以使得读取的向量指令的数量增加，增加向向量计算单元发射的向量指令的数量，由此提高向量计算单元的利用率，进而整体上提高运算加速器的性能。
运算加速处理方法加速器使用方法

[发明专利]一种基于动态激活位稀疏的神经网络加速器设计方法-CN202111048239.2有效
发明人： 景乃锋;孙永帅;郭梦裕;蒋剑飞;王琴 -专利权人：上海交通大学
申请日： 2021-09-08 - 公布日： 2023-09-01 - 主分类号： G06N3/048 文献下载
摘要：本发明公开了一种基于动态激活位稀疏的神经网络加速器设计方法，涉及深度神经网络加速器设计领域，包括神经网络加速器的架构、计算阵列组织方式、神经网络加速器中稀疏性数据的表达形式，所述神经网络加速器的架构包括DRAM连接、加载Load单元、有效位检测阵列单元、激活位稀疏计算阵列以及写回Store单元，及有这些单元间的连接形式和数据流方式；所述计算阵列组织方式是指通过对激活数据进行分组，以及组内交叉计算，组间同步计算的组织方式；所述神经网络加速器中稀疏性数据的表达形式是指设计激活数据的检测方式和数据表达形式。本发明提出了一种动态激活位稀疏的神经网络加速器设计方法，并针对激活有效位的数量不平衡问题进行了优化设计。
一种基于动态激活稀疏神经网络加速器设计方法

[发明专利]一种基于忆阻器的神经网络加速器中激活函数的实现方法-CN202010038189.9有效
发明人：张子涵;景乃锋;王琴;蒋剑飞;贺光辉;绳伟光;毛志刚 -专利权人：上海交通大学
申请日： 2020-01-14 - 公布日： 2023-09-01 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种基于忆阻器的神经网络加速器中激活函数的实现方法，包括：改造传统的CORDIC算法(改造后的算法称为RRAM‑CORDIC算法)，使其适合于用忆阻器阵列来运算，然后改造忆阻器阵列电路，使其适合于执行RRAM‑CORDIC算法，从而能够运算超越函数，从而能够运算激活函数。本发明的有益效果在于，通过RRAM‑CORDIC算法可以实现各种基于RRAM的激活函数计算，可以根据对精度、运算速度和互连方式与所需要计算的激活函数的种类等需求进行选择，消除了实现超越函数的CMOS电路，可以用更多的计算资源交换矩阵向量乘，从而在RRAM中大大提高了运算效率。
一种基于忆阻器神经网络加速器激活函数实现方法

[发明专利]一种事件处理的模拟方法、系统、电子设备及介质-CN202310634671.2在审
发明人：陈浩;梁晓峣;景乃锋;刘子钊;李钢 -专利权人：上海交通大学
申请日： 2023-05-31 - 公布日： 2023-08-29 - 主分类号： G06F9/455 文献下载
摘要：本发明提供一种事件处理的模拟方法、系统、电子设备及介质，所述事件处理的模拟方法包括：将待执行的目标对象模拟为部件，将调用所述部件的模拟函数和时间戳封装成事件；基于细粒度策略将所述部件中的事件划分为内部事件或外部事件；基于所述内部事件的时间戳顺序构建内部事件队列；为所述内部事件队列中的每个内部事件分配一个线程；将时间戳相同的所述内部事件的线程并行处理；基于所述外部事件的时间戳顺序构建外部事件队列；为所述外部事件队列中的每个外部事件分配一个线程；将时间戳相同的所述外部事件的线程并行处理。本发明细粒度的划分部件事件类型，在保证事件时序逻辑关系的基础上，加速了事件并行处理速度。
一种事件处理模拟方法系统电子设备介质

[发明专利]可重构的支持多精度浮点或定点运算的方法及系统-CN202310585437.5在审
发明人： 景乃锋;何静怡;张子涵;蒋剑飞;王琴 -专利权人：上海交通大学
申请日： 2023-05-23 - 公布日： 2023-08-22 - 主分类号： G06F7/487 文献下载
摘要：本发明提供了一种可重构的支持多精度浮点或定点运算的方法及系统，能够完成多路并行的浮点或定点低精度运算，也可以整体实现一个高精度的浮点或定点运算。相比于现阶段已经提出的运算单元，本发明面向神经网络中的训练和推断、已经多种数据密集型应用的多精度、多规格的计算需求，在粗粒度可重构阵列的数据位宽首先得前提下，设计支持多精度及混合精度定/浮点操作的高能效、低延迟、低面积开销运算单元；统一浮点与定点数据通路，以更小的资源开销同时支持更多样化的计算模式，避免了在处理单元中独立放置浮点和定点计算引擎后，面向不同计算需求时资源浪费的问题，大幅提升可重构阵列的混合精度运算性能。
可重构支持精度浮点定点运算方法系统

[发明专利]基于优先级的GPGPU分支处理架构及方法-CN202310573685.8在审
发明人：陈泓清;梁晓峣;景乃锋;刘子钊;李钢 -专利权人：上海交通大学
申请日： 2023-05-19 - 公布日： 2023-08-18 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种基于优先级的GPGPU分支处理架构及方法，其中，所述架构包括：结构化SIMT堆栈，非结构化SIMT队列以及总线程同步寄存器，其中，所述结构化SIMT堆栈与所述非结构化SIMT队列进行信息交互，交互的方式包括查询与推入；以及所述结构化SIMT堆栈的优先级高于所述非结构化SIMT队列，所述非结构化SIMT队列的优先级高于所述总线程同步寄存器。本发明提出了基于优先级的GPGPU分支处理单元的结构，在应用时可以解决非结构控制流中的旁路和死锁问题，并且可以支持线程束的通信与同步，以此可以提升分支处理的性能。
基于优先级 gpgpu 分支处理架构方法

[发明专利]脉动阵列变速控制方法及可变速脉动阵列微框架系统-CN202010171246.0有效
发明人：宋卓然;梁晓峣;景乃锋;官惠泽;江昭明;吴飞洋;江子山 -专利权人：上海交通大学
申请日： 2020-03-12 - 公布日： 2023-08-15 - 主分类号： G06N3/0464 文献下载
摘要：本发明公开了一种脉动阵列变速控制方法和可变速脉动阵列微框架系统，其中方法包括：脉动阵列包括至少两个处理单元；方法包括：获取脉动阵列中所有处理单元的待转变精度模式；确定所有待转变精度模式中处理单元处理所需时长最长的处理周期，并将其作为脉动阵列的下一运行周期；在处理单元的下一实际处理周期后设置数个阻塞周期，以使得所有处理单元的下一处理周期的时长与脉动阵列的下一运行周期的时长相等。本发明可实现在多种精度下灵活切换，且每个固定周期下，脉动阵列内部的处理单元的精度可以是不同的，进而加速卷积神经网络的推理过程。
脉动阵列变速控制方法框架系统

[发明专利]数据处理装置及神经网络处理器-CN202180021602.3在审
发明人：官惠泽;陈清龙;申泽庶;王雅洁;梁晓峣;景乃锋 -专利权人：华为技术有限公司
申请日： 2021-10-27 - 公布日： 2023-06-30 - 主分类号： G06F12/08 文献下载
摘要：一种数据处理装置及神经网络处理器，数据处理装置应用于神经网络处理器，神经网络处理器还包括内存模块和向量运算单元，数据处理装置包括第一缓冲区、第二缓冲区、存储转换模块以及指令发射模块，指令发射模块用于，生成第一搬运指令和第二搬运指令；存储转换模块用于，根据第一搬运指令将向量运算的相关数据从内存模块搬运至第一缓冲区，以及根据第二搬运指令将向量运算的相关数据从第一缓冲区搬运至第二缓冲区。根据上述数据处理装置，在向量运算单元做运算时，可以降低对内存模块的访存次数，使得计算效率提高，进而提高神经网络加速器的整体性能。
数据处理装置神经网络处理器

[发明专利]基于FPGA的真随机数发生器构建系统及方法-CN202010219354.0有效
发明人：蒋剑飞;陈杨兵;王琴;贺光辉;景乃锋;绳伟光 -专利权人：上海交通大学
申请日： 2020-03-25 - 公布日： 2023-06-23 - 主分类号： G06F7/58 文献下载
摘要：本发明提供了一种基于FPGA的真随机数发生器构建系统及方法，包括：控制单元、熵源产生模块、熵提取器、熵源解码器、后处理模块以及随机数发生器；所述控制单元与熵源产生模块、熵提取器、熵源解码器、后处理模块分别相连；所述控制单元能够进行随机数发生器的初始化设置；所述随机数发生器需要外部提供一个时钟单元，其输出作为随机数发生器的工作时钟；所述随机数发生器的熵源来自熵源产生模块；所述熵源产生模块中的一个相互耦合的自定时振荡环产生的时钟抖动信号作为随机数发生器的熵源。本发明比传统的反相器振荡环或者没有耦合的自定时振荡环更稳定，鲁棒性更好，这样的真随机数发生器在电压或环境变化时可以相对稳定的工作。
基于 fpga 随机数发生器构建系统方法

[发明专利]一种基于重调度和循环变换消除访存冲突方法-CN202310003551.2在审
发明人：绳伟光;伍聪;杨伟东;蒋剑飞;景乃锋;王琴;毛志刚 -专利权人：上海交通大学
申请日： 2023-01-03 - 公布日： 2023-06-13 - 主分类号： G06F8/41 文献下载
摘要：本发明公开了一种基于重调度和循环变换消除访存冲突方法，涉及粗粒度可重构架构编译器领域。本发明在连续放置策略的前提下建立了访存冲突模型来准确预测访存冲突的情况，基于该模型，提出通信感知的内存访问优化方法。该方法通过重调度和循环变换在时间域和空间域上减少访存冲突，在最小化数据通信开销的同时，能有效地减少访存冲突。本发明提出的重调度和循环变换两种方法通过纯软件的方式进行，不依赖缓存资源，能够轻易地应用于多种CGRA结构，通用性更好。
一种基于调度循环变换消除冲突方法

1
2
3
4
5
6
7
下一页»
尾页
共 93 条