“易茂祥”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果66个，建议您升级VIP下载更多相关专利

[发明专利]基于不平衡电路的单元内开路缺陷测试电路及其测试方法-CN202310887089.7在审
发明人：梁华国;胡杰文;王斯禹;鲁迎春;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2023-07-19 - 公布日： 2023-10-13 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种基于不平衡电路的单元内开路缺陷测缺陷测试电路及其测试方法，该电路包括：RO环，其与待测电路的输入端相连接，用于提供测试信号；对待测电路进行分析并进行配置；不平衡电路由并联的两条电路支路组成，其中一条电路支路包括高阈值电平反相器，另一电路支路包括低阈值电平反相器；脉冲检测电路，由普通反相器和施密特触发器反相器并联组成，都连接到异或门的另一个输入端，分别与高阈值电平反相器和低阈值电平反相器的输出端相连接，分别产生不同的响应；脉冲下降沿检测电路，对脉冲下降沿进行检测并计数，确定单元内是否存在开路缺陷。本发明能够有效地识别难以检测出的弱阻性开路缺陷，从而能提高测试精度和效率。
基于不平衡电路单元开路缺陷测试及其方法

[发明专利]一种低测试逃逸的晶圆适应性测试方法-CN202310774242.5在审
发明人：梁华国;曲金星;潘宇琦;汤宇新;鲁迎春;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2023-06-28 - 公布日： 2023-09-29 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种低测试逃逸的晶圆适应性测试方法，包括：1、数据预处理；2、利用历史晶圆测试数据得到有效测试集；3、使用有效测试集对待测晶圆进行测试；4、对历史晶圆和待测晶圆分别进行局部参数波动分析；5、对于有局部参数波动的历史晶粒采用局部参数转换并训练空间波动质量预测模型；6、对于无局部参数历史晶粒使用原参数值训练特征参数质量预测模型；7、将待测晶圆中有无局部参数波动的晶粒分别使用模型进行质量预测。本发明能降低晶圆测试成本，同时保持较低的测试逃逸率。
一种测试逃逸适应性方法

[发明专利]一种链式Led灯条及其控制方法-CN201711052924.6有效
发明人：王汉熙;胡佳文;罗丹;陈璟;刘博;易茂祥;张进;周同林 -专利权人：武汉理工大学
申请日： 2017-10-31 - 公布日： 2023-09-12 - 主分类号： F21S4/24 文献下载
摘要：本发明涉及照明设备领域，提供一种链式Led灯条及其控制方法。该灯条由多个照明单元连接而成，所述照明单元包括发光主体、上圆形转轮、下圆形转轮、micro USB公口、micro USB母座，所述上圆形转轮和下圆形转轮分为上下两层套在发光主体上，所述micro USB公口固定在上圆形转轮上，所述micro USB母座固定在下圆形转轮上，所述发光主体内设有Led贴片。本发明灯条便于携带，节能环保，且可组成任意的光幕阵列，灵活性好，满足室内展品拍摄和室外摄影的布光需求。
一种链式 led 及其控制方法

[发明专利]基于PCIe总线的可动态重配置的高速桌面共享系统-CN202310570457.5在审
发明人：梁华国;刘新颖;谢锦浩;鲁迎春;黄正峰;易茂祥 -专利权人：合肥工业大学
申请日： 2023-05-19 - 公布日： 2023-08-18 - 主分类号： G06F9/451 文献下载
摘要：本发明公开了一种基于PCIe总线的可动态重配置的高速桌面共享系统，包括：PCIe上位机测试子系统、PCIe下位机FPGA子系统；PCIe上位机测试子系统包括测试配置模块、单次获取模块、连续获取模块；PCIe下位机FPGA子系统包括PCIe图像模块、图像处理同步FIFO、存储器控制初始化模块、写存储异步FIFO、读存储异步FIFO1、读存储异步FIFO2、存储器控制用户端模块、图像显示异步FIFO、显示驱动模块、动态时钟输出模块。本发明通过PCIe总线以及动态重配置的方法，使得桌面共享系统变得更高速实时稳定。
基于 pcie 总线动态配置高速桌面共享系统

[发明专利]基于双预测器协同决策的晶圆级适应性测试方法-CN202310564186.2在审
发明人：梁华国;潘宇琦;李俊明;汤宇新;曲金星;易茂祥;黄正峰;鲁迎春 -专利权人：合肥工业大学
申请日： 2023-05-18 - 公布日： 2023-08-15 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种基于双预测器协同决策的晶圆级适应性测试方法，包括：1、数据预处理；2、利用RFECV算法对测试项进行筛选；3、利用随机森林算法建立基于测试项的质量预测器；4、根据BNR将晶粒划分为不同等级，建立基于空间信息的质量预测器；5、根据两种预测结果利用DBSCAN聚类算法对晶粒进行聚类，将不同类别的晶粒划分质量等级，根据晶粒不同等级类别的分布结果，逐次确定各个类别晶粒的质量。本发明能在降低晶圆的测试成本的同时，将测试逃逸和产量损失控制在极低的水平，保证较好的测试质量。
基于预测协同决策晶圆级适应性测试方法

[发明专利]一种高精度时间-数字转换器及其转换方法-CN202210825723.X有效
发明人：梁华国;肖远;胡杰文;汪玉传;鲁迎春;黄正峰;易茂祥 -专利权人：合肥工业大学
申请日： 2022-07-13 - 公布日： 2023-07-18 - 主分类号： G04F10/00 文献下载
摘要：本发明公开了一种高精度时间‑数字转换器及其转换方法，该转换器包括：采样保持电路、精细测量电路和校准电路，其中，采样保持电路对待测门信号TEST_SIGNAL的状态进行采集，并在环形结构RO1中循环保持其转态；精细测量电路对待测门信号利用数据选择器MUXCY(q)_j的真实器件延时时间进行量化，并得到数据选择器MUXCY(q)_j的个数NUM；校准电路主要对精细测量电路中的量化值NUM进行校准，得到待测门信号校准后的最终测量值DATA_RAM0[NUM‑1]。本发明能保证降低时间‑数值转换器资源开销的同时进一步提高测量精度，从而能便于同时构建大规模、多通道并行检测的时间‑数字转换器。
一种高精度时间数字转换器及其转换方法

[发明专利]一种FinFET纳米器件的自热效应温升计算方法-CN202310381472.5在审
发明人：梁华国;汪月;鲁迎春;肖远;章宏;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2023-04-11 - 公布日： 2023-07-14 - 主分类号： G06F30/30 文献下载
摘要：本发明公开了一种FinFET纳米器件的自热效应温升计算方法，是用于表征纳米器件的自热效应，其步骤包括：1、设定不同温度对FinFET进行特性仿真，输出I‑V特性曲线，并计算不同温度T下I‑V特性曲线所对应的FinFET器件参数gm；2、根据步骤1的结果建立温度T与输出跨导gm相对于环境温度27℃下的跨导变化量△gm、栅极电压VGS的关系模型；3、根据关系模型中的温度T得到FinFET纳米器件的自热效应温升值。本发明采用FinFET纳米器件自身特性参数输出跨导gm与温度T间关系进行自热效应的温升计算，能对FinFET器件的自热效应进行表征，从而解决先进工艺下纳米器件自热效应表征难问题。
一种 finfet 纳米器件热效应计算方法

[发明专利]一种基于自定时环的高精度低开销的两级差分TDC电路-CN202310415402.7在审
发明人：梁华国;汪玉传;鲍善鑫;鲁迎春;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2023-04-18 - 公布日： 2023-07-07 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种基于自定时环的高精度低开销的两级差分TDC电路，整体结构分为粗测量部分和细测量部分；其中，所述粗测量部分由快速自定时环、慢速自定时环、快环计数器、慢环计数器、一个D触发器D1、边沿重合检测单元、锁存单元组成；所述细测量部分由两条结构相同、位置对称但延迟单元的延迟不同的延迟链组成。本发明能降低测量误差，从而能减少硬件资源开销，降低功耗，并且在保证高分辨率的前提下，能提高测量精度。
一种基于定时高精度开销级差 tdc 电路

[发明专利]基于FinFET器件的共源极放大器自热效应温升计算方法-CN202310381460.2在审
发明人：梁华国;汪月;鲁迎春;肖远;章宏;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2023-04-11 - 公布日： 2023-07-04 - 主分类号： G06F30/30 文献下载
摘要：本发明公开了一种基于FinFET器件的共源极放大器自热效应温升计算方法，其步骤包括：1、计算共源极放大器中FinFET器件输出跨导，并计算不同输入电压下有、无自热效应的跨导变化量；2、建立FinFET器件自热效应引起的温升与跨导变化量、输入电压的关系模型；3、计算有、无自热效应所对应的共源极放大器的输出电压与输入电压的比值变化量；4、建立比值变化量和输出跨导变化量、输入电压间的关系模型：5、根据两个关系模型，得到自热效应引起的温升和比值变化量的关系模型，并计算由自热效应引起的温升，从而对模拟电路共源极放大器的自热效应进行表征，以解决先进工艺下放大器电路自热效应表征难问题。
基于 finfet 器件共源极放大器热效应计算方法

[发明专利]基于邻域信息的晶圆细粒度适应性测试方法-CN202310285364.8在审
发明人：梁华国;汤宇新;曲金星;潘宇琦;李俊明;鲁迎春;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2023-03-22 - 公布日： 2023-05-26 - 主分类号： G01N15/02 文献下载
摘要：本发明公开了一种基于邻域信息的晶圆细粒度适应性测试方法，包括：1、数据预处理；2、利用最大相关最小冗余算法得到测试项子集；3、利用梯度提升决策树算法建立基于空间相关性质量预测模型；4、建立测试项相关性的质量预测模型；5、通过空间相关性质量预测模型对晶圆进行空间验证；6、将晶圆分为有聚集性故障和无聚集性故障；7、计算分布有聚集性的待测故障晶粒的邻域率；8、对于分布有聚集性的待测故障晶圆，根据邻域率BNRn，将待测故障晶圆划分为不同的类型。本发明能在降低测试逃逸和测试成本之间取得良好的折衷方案，从而能在保证测试质量的同时，降低晶圆的测试成本。
基于邻域信息细粒度适应性测试方法

[发明专利]一种基于随机森林模型的集成电路X值灵敏度预测方法-CN201910809767.1有效
发明人：梁华国;应健锋;陈鑫;蒋翠云;李丹青;左小寒;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2019-08-29 - 公布日： 2023-03-24 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种基于随机森林模型的集成电路X值灵敏度预测方法，其步骤包括：1对电路原始网表进行综合生成电路门级网表；2通过电路门级网表计算每个逻辑门的等级和深度；3根据每个输入端口为X值时的不同拓扑结构对电路进行区域划分；4根据不同区域的重要性提取电路在不同输入端口为X值时的结构特征；5通过ATPG工具计算不同输入端口为X值时的测试覆盖率损失，并结合提取的结构特征形成样本数据集合；6通过随机森林模型对样本数据集合进行训练和预测。本发明能快速准确地预测电路中不同输入端口为X值时造成的测试覆盖率损失从而达到降低电路设计防护X值模块时的硬件开销，提升电路测试质量的目的。
一种基于随机森林模型集成电路灵敏度预测方法

[发明专利]一种基于物理不可克隆函数PUF的真随机数发生器-CN202010832075.1有效
发明人：梁华国;王燕捷;王鑫宇;鲁迎春;蒋翠云;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2020-08-18 - 公布日： 2023-03-21 - 主分类号： G06F7/58 文献下载
摘要：本发明公开了一种基于物理不可克隆函数PUF的真随机数发生器，是由两组RO振荡环、两个选择器、两个计数器、两个寄存器和一个比较器构成；任意一组RO振荡环与任意一个选择器的输入端连接，任意一个选择器的输出端与任意一个计数器的输入端相连，任意一个计数器的输出端分别与任意一个寄存器相连，任意一个寄存器的输出端输出真随机数TRN，两个寄存器的输出端还连接到比较器的输入端，比较器的输出端输出物理不可克隆函数PUF。本发明能在单个设备中同时实现puf和trng，从而减小能源开销，提升整体芯片电路性能。
一种基于物理不可克隆函数 puf 随机数发生器

[发明专利]基于FPGAs的全统一PUF和TRNG硬件安全原语电路-CN202010832092.5有效
发明人：梁华国;王燕捷;王鑫宇;鲁迎春;蒋翠云;易茂祥;黄正峰 -专利权人：合肥工业大学
申请日： 2020-08-18 - 公布日： 2022-11-08 - 主分类号： H03H7/38 文献下载
摘要：本发明公开了一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，包括熵源电路、数据选择器、熵源采集器和偏差后处理电路；其中，熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成；偏差后处理电路包含n个一阶偏差后处理器，任意一个一阶偏差后处理器包含三个D触发器，一个二输入与门，一个反相器和两个异或门。本发明能在PUF中收集丢弃的熵源并为TRNG操作提供动态熵，从而能在一块物联网边缘设备上同时设计TRNG和PUF两种安全原语，减少熵源电路的浪费并提高设备的鲁棒性。
基于 fpgas 统一 puf trng 硬件安全电路

[发明专利]一种高性能近似Booth乘法器及计算方法-CN202110042301.0有效
发明人：梁华国;盛勇侠;汤宇新;方宝;蒋翠云;易茂祥;黄正峰;鲁迎春 -专利权人：合肥工业大学
申请日： 2021-01-13 - 公布日： 2022-10-04 - 主分类号： G06F7/533 文献下载
摘要：本发明提出了一种高性能近似Booth乘法器及计算方法，该近似Booth乘法器包括：部分积生成模块、近似压缩树模块和进位加法器模块；部分积生成模块是由Booth编码器构成，乘数的每相邻三位与被乘数的每一位通过Booth编码器编码得到对应的部分积；近似压缩树模块包括精确化简单元和近似化简单元，精确化简单元用于部分积压缩树的高有效位，近似化简单元用于部分积压缩树的低有效位；进位加法器模块用于化简近似压缩树模块输出信号得到所求的二进制结果。本发明的精确度相对较高，同时本发明在面积、延时和功耗方面极大地节省Booth乘法器的硬件开销。
一种性能近似 booth 乘法器计算方法

[发明专利]基于环形振荡器结构真随机数发生器的随机数提取方法-CN201810949559.7有效
发明人：梁华国;马高亮;周凯;黄正峰;易茂祥;徐秀敏;鲁迎春;倪天明 -专利权人：合肥工业大学
申请日： 2018-08-20 - 公布日： 2022-09-30 - 主分类号： G06F7/58 文献下载
摘要：本发明提供一种基于环形振荡器结构真随机数发生器的随机数提取方法，通过FPGA内部的低延迟进位链资源实现了高效的随机性提取效率，与已有的方法相比，很大地提高了随机数产生的速度。本发明提出的真随机数发生器设计，对于温度、电压和工艺的变化具有较高的鲁棒性，在不同条件下产生的数据均能通过NIST随机性测试。本发明提出的真随机数发生器设计，在FPGA平台上实现，相对于FPGA上广泛采用的真随机数发生器，本文方法具有较低的资源消耗，为FPGA上相关研究提供了新的参考。
基于环形振荡器结构随机数发生器提取方法

1
2
3
4
5
下一页»
尾页
共 66 条