“日立超大规模集成电路系统株式会社”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果89个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN200810174843.8无效
发明人：清水昭博;大木长斗司;野中裕介;一濑胜彦 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2001-06-29 - 公布日： 2009-06-24 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制造方法，该半导体器件具有在半导体基板的一主面的第1区域构成了沟道形成区域的n沟道导电型场效应晶体管、及在上述半导体基板的一主面的与第1区域不同的第2区域构成了沟道形成区域的p沟道导电型场效应晶体管，在该半导体器件中，在上述n沟道导电型场效应晶体管的沟道形成区域产生的内部应力、与在上述p沟道导电型场效应晶体管的沟道形成区域产生的内部应力相互不同。在上述n沟道导电型场效应晶体管的沟道形成区域产生的内部应力是拉伸应力，在上述p沟道导电型场效应晶体管的沟道形成区域产生的内部应力是压缩应力。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN03123706.1无效
发明人：松泽朝夫;西田隆文;中岛靖之;守田俊章 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2003-05-20 - 公布日： 2009-04-22 - 主分类号： H01L23/48 文献下载
摘要：本发明的半导体器件具有在上述半导体芯片的主面沿其一边配置的多个电极焊盘、及在上述布线基板的主面沿上述半导体芯片的一边配置的多个连接部，上述多条引线中的相邻的第1和第2引线中，上述第2引线的弯曲部分的高度比上述第1引线高，上述第2引线的一端部在距离上述半导体芯片的一边比上述第1引线的一端部远的位置与上述电极焊盘连接，上述第2引线的另一端部在距离上述半导体芯片的一边比上述第1引线的另一端部远的位置与上述电极焊盘连接。
半导体器件及其制造方法

[发明专利]自动售货机及适用于自动售货机的串行总线系统-CN200810128261.6有效
发明人：田中克佳;岸原敦史 -专利权人： 日立超大规模集成电路系统株式会社
申请日： 2008-07-04 - 公布日： 2009-01-07 - 主分类号： G07F9/00 文献下载
摘要：本发明提供自动售货机以及适用于其的串行总线系统，提高自动售货机以及适用于其的串行总线系统的信赖性和保养性。在主控制部MCTL和各种外围模块MD1～MDn总线连接在通信线路LN上的结构中，通信线路LN包括成为差动对的信号线DP、DN和控制线CL。控制线CL为例如AND逻辑的总线，当MCTL将CL驱动到“L”电平一定时间以上时，MD1～MDn检测到这种情况对自身进行硬复位动作。并且，在MCTL通过DP、DN向MD1～MDn发行输出自身的识别编号的特定位的值的指令的情况下，MD1～MDn将该结果输出给CL，在CL中进行AND运算。利用该AND运算的结果对MD1～MDn进行自动地址分配。
自动售货适用于串行总线系统

[发明专利]半导体器件-CN200810092385.3无效
发明人：平山雅行;长谷川政己;金光道太郎;林弥生;阿南尚幸 -专利权人： 日立超大规模集成电路系统株式会社
申请日： 2008-04-24 - 公布日： 2008-10-29 - 主分类号： G11C11/417 文献下载
摘要：本发明提供一种以简单结构谋求待机时的消耗电流的降低的半导体器件。具有存储单元阵列，该存储阵列具有设置在多条字线和多条互补位线的交叉部的多个CMOS静态型存储单元。上述存储单元阵列以并列方式设置了开关MOSFET、形成二极管形态的第一导电型和第二导电型的MOSFET，其中开关MOSFET在构成多个静态型存储单元的第一和第二CMOS倒相电路所具有的第一导电型MOSFET的源极所连接的第一源极线和与其对应的第一电源线之间，在第一工作模式时被置于截止状态，在与上述第一工作模式不同的第二工作模式时被置于导通状态。构成上述第一和第二CMOS倒相电路的第二导电型MOSFET的源极所连接的第二源极线，连接在与其相对应的上述第二电源线上。
半导体器件

[发明专利]使用动态随机存取存储器和闪存的系统和方法-CN200810099174.2有效
发明人：三浦誓士;鮎川一重;岩村哲哉 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2003-06-18 - 公布日： 2008-10-08 - 主分类号： G06F12/06 文献下载
摘要：提供了一种使用动态随机存取存储器和闪存的系统和方法。在一个示例中，该系统包括：非易失性存储器；同步动态随机存取存储器；包括控制电路的多个电路，该控制电路与非易失性存储器和同步动态随机存取存储器耦合，并且控制对非易失性存储器和同步动态随机存取存储器的存取；和多个与所述电路耦合的输入/输出端子，其中在从非易失性存储器到同步动态随机存取存储器的数据传输中校正了错误的数据被传输。
使用动态随机存取存储器闪存系统方法

[发明专利]存储装置和存储系统-CN200710199462.0无效
发明人：东修一郎;松本雅宏;冲永隆幸;竹村茂;木全能之;岸本隆行 -专利权人： 日立超大规模集成电路系统株式会社
申请日： 2004-07-05 - 公布日： 2008-05-28 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种存储装置和存储系统，其中，在存储装置中设置驱动器选择部(1)、硬盘驱动器(HDD)(2)和非易失性存储器驱动器(3)，在从例如CPU(5)和ATA控制器(6)等主机向硬盘驱动器(HDD)(2)发出数据输入输出等指令时，所述驱动器选择部(1)接收此时的地址值，并在所述地址值包含在预先定义的地址空间中时，使所述非易失性存储器驱动器(3)执行所述指令，否则，使所述硬盘驱动器(HDD)(2)执行所述指令。
存储装置存储系统

[发明专利]半导体器件-CN200710108599.0无效
发明人：林秀树;芹泽充男 -专利权人： 日立超大规模集成电路系统株式会社
申请日： 2007-06-08 - 公布日： 2008-01-30 - 主分类号： G11C29/18 文献下载
摘要：本发明提供一种半导体器件，能够实现可靠性高的半导体器件。该半导体器件，设有多端口RAM等存储电路MEM和进行MEM的各端口PO[A]、PO[B]的测试的BIST电路(BIST[A]、[B])，与PO[A]、PO[B]对应地设置PNT0[A]～PNT3[A]、PNT0[B]～PNT3[B]。BIST[A]、BIST[B]将MEM分成多个段SEG0～SEG3来进行管理，PNT0[A]～PNT3[A]、PNT0[B]～PNT3[B]与该SEG0～SEG3对应地进行设置。例如，BIST[A]访问SEG0时在PNT0[A]写入“1”，BIST[B]通过参照该PNT0[A]的值能够避开对SEG0的访问。因此，各端口能够执行非同步的复杂的测试图形。
半导体器件

[发明专利]半导体器件及其制造方法-CN200710112030.1无效
发明人：伊藤富士夫;铃木博通 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2002-11-20 - 公布日： 2007-12-19 - 主分类号： H01L23/488 文献下载
摘要：本发明的课题在于推进QFN(四方扁平无引线封装)的多管脚化。半导体芯片2在被安装在管芯底座部4上的状态下被配置在密封体3的中央部。在管芯底座部4的周围，以由与管芯底座部4和悬吊引线5b相同的金属构成的多条引线5包围管芯底座部4的方式进行了配置。这些引线5的一个端部一侧5a经Au焊丝6与半导体芯片2的主面的键合焊盘导电性地连接，另一个端部一侧5c以密封体3的侧面为终端。为了缩短每一条引线5与半导体芯片2的距离，一个端部一侧5a分布在管芯底座部4的附近，一个端部一侧5a的与邻接的引线5的间距比另一个端部一侧5c的与邻接的引线5的间距小。
半导体器件及其制造方法

[发明专利]蜂窝电话-CN200610099965.6无效
发明人：西泽裕孝;石原晴次;汤川洋介;白石敦 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2000-04-28 - 公布日： 2007-11-21 - 主分类号： H04Q7/32 文献下载
摘要：一种多功能IC卡(MFC)，具有与多媒体卡、SD卡等等的兼容性，该兼容性在于连接端子(#1至#13)在卡基板(1)上以曲折方式配置成为2行，并且实现多功能设置，表现在存储卡单元(3)和SIM卡单元(4)分别各自连接和安装于连接端子(#1至#13)的预定端子。存储卡单元(3)和SIM卡单元(4)分别独立地具有用于存储安全秘密代码的区域。这样，一个IC卡就可以实现安全级不同的多功能设备。由于采用与曲折形式配列相对应的多列布局，插卡口可以采用相对简单的结构，其中插卡口端子的突出点的数目可结合曲折部交替地改变，并且插卡口端子整体在一行中平行配置。
蜂窝电话

[发明专利]半导体器件制造方法-CN200710008189.9无效
发明人：中岛靖之;守田俊章;松泽朝夫;友井晴一;川邉直树 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2003-03-07 - 公布日： 2007-09-26 - 主分类号： H01L21/607 文献下载
摘要：一种半导体器件制造方法，包括步骤：在半导体芯片区域上方形成第一金属膜；在所述第一金属膜之上形成绝缘膜，该绝缘膜在所述第一金属膜之上的焊盘部分具有开口；通过110kHz或更大的超声频率的超声波热压键合方法将由第二金属形成的球部分粘附到所述焊盘部分上。本发明使得能够改进键合焊盘部分和互连上键合线的球部分之间的粘附，从而提高半导体器件的可靠性。
半导体器件制造方法

[发明专利]存储卡-CN200610081870.1无效
发明人：西泽裕孝;和田环;大泽贤治;大迫润一郎;畠山敏;石原晴次;吉崎和夫;古泽和则;增田正亲 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2001-12-28 - 公布日： 2007-07-25 - 主分类号： G11C5/00 文献下载
摘要：存储卡包括：基板；安装在基板之上的第一闪速存储器芯片；用于安装在基板之上的第一闪速存储器芯片的控制器芯片；以及覆盖基板、第一闪速存储器芯片和控制器芯片的卡体；其中存储卡可与适配器相连；其中存储卡在不包括适配器时的平面尺寸小于32mm×24mm的尺寸，并在与适配器相连时被设定为32mm×24mm的尺寸，以及其中，第一闪速存储器芯片的平面面积大于控制器芯片的平面面积。采用使适配器2一侧的凹部配合在设置在小尺寸的存储卡1的器件帽3上的截面凸状的适配器安装部分3a上，使两者装卸自由地形成一个整体的办法，保持小尺寸的存储卡对已有的存储卡的尺寸上的互换性，使得小尺寸的存储卡1也可以在已有的存储卡应对设备中使用。
存储

[发明专利]集成电路卡-CN200510078595.3无效
发明人：西泽裕孝;石原晴次;汤川洋介;白石敦 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2000-04-28 - 公布日： 2007-07-11 - 主分类号： G06K19/077 文献下载
摘要：一种多功能IC卡(MFC)，具有与多媒体卡、SD卡等等的兼容性，该兼容性在于连接端子(#1至#13)在卡基板(1)上以曲折方式配置成为2行，并且实现多功能设置，表现在存储卡单元(3)和SIM卡单元(4)分别各自连接和安装于连接端子(#1至#13)的预定端子。存储卡单元(3)和SIM卡单元(4)分别独立地具有用于存储安全秘密代码的区域。这样，一个IC卡就可以实现安全级不同的多功能设备。由于采用与曲折形式配列相对应的多列布局，插卡口可以采用相对简单的结构，其中插卡口端子的突出点的数目可结合曲折部交替地改变，并且插卡口端子整体在一行中平行配置。
集成路卡

[发明专利]逻辑电路-CN200610160553.9有效
发明人：齐藤良和;长田健一 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 2003-01-30 - 公布日： 2007-05-16 - 主分类号： H03K19/00 文献下载
摘要：本发明涉及简化用于当抑止亚阈值电流时固定逻辑门的输出逻辑的电路。逻辑电路具有能够根据输入控制信号中断到逻辑门的电源的n沟道型第一晶体管，和能够与由第一晶体管的电源中断操作连锁地将逻辑门的输出节点固定为高电平的p沟道型第二晶体管，并且第一晶体管的阈电压设置成高于作为逻辑门组成部分的晶体管的阈电压。用于中断到逻辑门的电源的装置由第一晶体管来实现，并且用于将逻辑门的输出节点固定为高电平的装置由第二晶体管来实现，从而简化用于当抑止亚阈值电流时固定逻辑门的输出逻辑的电路。
逻辑电路

[发明专利]半导体集成电路器件-CN200610100202.9无效
发明人：田中一雄;水野弘之;西山利惠;宫本学 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 1998-12-25 - 公布日： 2007-05-02 - 主分类号： H03K3/356 文献下载
摘要：一种半导体集成电路器件，包括：由第一电源电压供电的第一电路，输出第一对互补信号并接收第一信号，所述第一对互补信号中的每一个和所述第一信号具有与所述第一电源电压相对应的第一幅值；由高于第一电源电压的第二电源电压供电的第二电路，输出第二对互补信号并接收第二信号，所述第二对互补信号中的每一个和所述第二信号具有与所述第二电源电压相对应的第二幅值；上拉电平转换电路，接收所述第一对互补信号，并输出所述第二信号；以及下拉电平转换电路，接收所述第二对互补信号，并输出所述第一信号。
半导体集成电路器件

[发明专利]半导体集成电路器件-CN200610100205.2无效
发明人：田中一雄;水野弘之;西山利惠;宫本学 -专利权人：株式会社日立制作所;日立超大规模集成电路系统株式会社
申请日： 1998-12-25 - 公布日： 2007-05-02 - 主分类号： H03K3/353 文献下载
摘要：一种半导体集成电路器件，包括：包含由第一供电电压供电的第一电路的第一区域；包含由第二供电电压供电的第二电路的第二区域；其中，所述第一电路包括电平转换电路，所述第二电路包括把信号输出到所述电平转换电路的逻辑电路，以及所述信号经第一静电击穿保护电路传输到所述第二电路，所述第一静电击穿保护电路设置在所述第一区域。
半导体集成电路器件

1
2
3
4
5
6
下一页»
尾页
共 89 条