“新保宏幸”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路装置-CN201780027839.6有效
发明人：岸下景介;新保宏幸 -专利权人：株式会社索思未来
申请日： 2017-04-27 - 公布日： 2023-01-31 - 主分类号： H01L21/82 文献下载
摘要：提供有利于容易地制造使用了纳米线FET的半导体集成电路装置的布局结构。标准单元(1)所包含的纳米线FET(P1)具有沿X方向延伸的Na(Na是2以上的整数)根纳米线(11)，标准单元(2)所包含的纳米线FET(P2)具有沿X方向延伸的Nb(Nb是1以上且小于Na的整数)根纳米线(13)。纳米线FET(P1)的焊盘(21、22)和纳米线FET(P2)的焊盘(25、26)的在Y方向上的两端中的至少一端的位置一致。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN201780045986.6有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2017-07-07 - 公布日： 2023-01-06 - 主分类号： H01L21/82 文献下载
摘要：对采用了纳米线FET的半导体集成电路装置提供一种对制造的容易化有效的版图结构。布置有标准单元(C2)，标准单元(C2)与具有逻辑功能的标准单元(C1)相邻且不具有逻辑功能。标准单元(C1)具有纳米线FET(P11、P12、N11、N12)，纳米线FET(P11、P12、N11、N12)具有纳米线(11、12、13、14)和焊盘(21、22、23、24、25、26)，标准单元(C2)具有虚设焊盘(51、52、53、54)，虚设焊盘(51、52、53、54)对电路的逻辑功能不做贡献。
半导体集成电路装置

[发明专利]半导体装置-CN201811065102.6有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2014-04-18 - 公布日： 2022-12-09 - 主分类号： H01L27/02 文献下载
摘要：半导体装置包括在X方向上相邻而设的两个标准单元(10、20A)。标准单元(10)包括：向X方向延伸并且沿标准单元(20A)之间的边界而在Y方向上排列布置的多个第一鳍片(11a～11c、12a～12c)。标准单元(20)包括：向X方向延伸并且沿标准单元(10)之间的边界而在Y方向上排列布置的多个第二鳍片(21a～21c、22a～22c)。第二鳍片(21a～21c、22a～22c)包括虚拟鳍片。
半导体装置

[发明专利]半导体芯片-CN201780047180.0有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2017-07-11 - 公布日： 2022-11-25 - 主分类号： H01L21/82 文献下载
摘要：半导体芯片(1)具有第一块(100)和第二块(400)，第一块(100)包括具有纳米线FET的标准单元(110)，第二块(400)包括纳米线FET。在第一块和第二块(100、400)中，沿X方向延伸的纳米线(111、411)在Y方向上的布置中心间距是中心间距P1的整数倍，焊盘(112，412)在X方向上的布置中心间距是中心间距P2的整数倍。由此对采用了纳米线FET的半导体芯片提供对制造的容易化有效的版图结构。
半导体芯片

[发明专利]半导体集成电路及逻辑电路-CN201811484015.4有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2014-09-03 - 公布日： 2022-09-27 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种半导体集成电路，驱动电路(10)在节点(n11)和节点(n12)之间具备串联起来的N型晶体管(Tn11、Tn12)。N型晶体管(Tn11)由具有相等的栅极长度以及相等的栅极宽度的一个鳍式晶体管构成，并且N型晶体管(Tn11)的栅极连接到输入节点(nin1)上。N型晶体管(Tn12)由具有相等的栅极长度以及相等的栅极宽度的两个鳍式晶体管构成，并且N型晶体管(Tn12)的栅极连接到输入节点(nin2)上。
半导体集成电路逻辑电路

[发明专利]半导体集成电路装置-CN201780011842.9有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2017-02-16 - 公布日： 2022-07-29 - 主分类号： H01L21/82 文献下载
摘要：在包括纳米线FET(P11、P12、N11、N12)的标准单元(1)中，与纳米线(11、12、13、14)连接的垫(21、22、23、24、25、26)以规定的中心间距(Pp)布置在纳米线(11、...)延伸的X方向上。标准单元(1)的单元宽度(Wcell)是中心间距(Pp)的整数倍。在布置标准单元(1)构成半导体集成电路装置的版图的情况下，垫(21、...)有规律地布置在X方向上。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN201810440111.2有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2014-04-21 - 公布日： 2022-04-26 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种半导体集成电路装置。标准单元(1)具有沿第一方向延伸的鳍片(11)。由沿垂直于第一方向的第二方向延伸且被设置在鳍片(11)上的栅极布线(12)、以及鳍片(11)构成有源晶体管(N1)。由鳍片(11)和与栅极布线(12)并列设置的虚拟栅极布线(14)构成虚拟晶体管(D1)，所述虚拟晶体管(D1)与有源晶体管(N1)共用源极的节点和漏极的节点中的一节点。
半导体集成电路装置

[发明专利]半导体集成电路及逻辑电路-CN201480049232.4有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2014-09-03 - 公布日： 2018-12-28 - 主分类号： H01L21/82 文献下载
摘要：驱动电路(10)在节点(n11)和节点(n12)之间具备串联起来的N型晶体管(Tn11、Tn12)。N型晶体管(Tn11)由具有相等的栅极长度以及相等的栅极宽度的一个鳍式晶体管构成，并且N型晶体管(Tn11)的栅极连接到输入节点(nin1)上。N型晶体管(Tn12)由具有相等的栅极长度以及相等的栅极宽度的两个鳍式晶体管构成，并且N型晶体管(Tn12)的栅极连接到输入节点(nin2)上。
半导体集成电路逻辑电路

[发明专利]半导体装置-CN201480048967.5有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2014-04-18 - 公布日： 2018-10-12 - 主分类号： H01L21/82 文献下载
摘要：半导体装置包括在X方向上相邻而设的两个标准单元(10、20A)。标准单元(10)包括：向X方向延伸并且沿标准单元(20A)之间的边界而在Y方向上排列布置的多个第一鳍片(11a～11c、12a～12c)。标准单元(20)包括：向X方向延伸并且沿标准单元(10)之间的边界而在Y方向上排列布置的多个第二鳍片(21a～21c、22a～22c)。第二鳍片(21a～21c、22a～22c)包括虚拟鳍片。
半导体装置

[发明专利]半导体集成电路装置-CN201480046450.2有效
发明人： 新保宏幸 -专利权人：株式会社索思未来
申请日： 2014-04-21 - 公布日： 2018-06-01 - 主分类号： H01L21/82 文献下载
摘要：标准单元(1)具有沿第一方向延伸的鳍片(11)。由沿垂直于第一方向的第二方向延伸且被设置在鳍片(11)上的栅极布线(12)、以及鳍片(11)构成有源晶体管(N1)。由鳍片(11)和与栅极布线(12)并列设置的虚拟栅极布线(14)构成虚拟晶体管(D1)，所述虚拟晶体管(D1)与有源晶体管(N1)共用源极的节点和漏极的节点中的一节点。
鳍片虚拟晶体管方向延伸源晶体管栅极布线半导体集成电路装置标准单元并列设置共用源极虚拟栅极布线漏极垂直

[发明专利]半导体集成电路装置-CN200980000543.0无效
发明人：西村英敏;新保宏幸;当房哲朗;谷口博树;米田寿子 -专利权人：松下电器产业株式会社
申请日： 2009-02-24 - 公布日： 2010-06-16 - 主分类号： H01L21/82 文献下载
摘要：本发明提供一种半导体集成电路的布局构造，可以不增加OPC校正的数据量和处理时间，就使接近单元分界的金属布线的变细或断线防止于未然。在沿第1方向配置的电源布线(m1)与接地布线(m2)所夹的区域，第1和第2单元被邻接配置在第1方向上，它们各自具有实现电路功能的晶体管和单元内布线。在第1和第2单元的分界部，以不使电源布线(m1)与接地布线(m2)短路的方式，配置有在与第1方向正交的第2方向上延伸的金属布线(d2)。
半导体集成电路装置

[发明专利]标准单元、半导体集成电路及其设计方法、设计装置及标准单元库-CN200610142049.6无效
发明人： 新保宏幸;矢野纯一 -专利权人：松下电器产业株式会社
申请日： 2006-10-08 - 公布日： 2007-04-11 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种标准单元、半导体集成电路、半导体集成电路的设计方法、半导体集成电路的设计装置及标准单元库，在实施了衬底电压控制技术的标准单元中，提高设计自由度，并且减少设计工时。标准单元(300)将通常电源布线(160)、(161)配置在预先设定的位置。因此，在具有这种通常电源布线(160)、(161)的其他标准单元相邻配置时，这些通常电源布线(160)、(161)被相互接线。另外，在标准单元(300)配置在将所述其他标准单元相邻排列时相互不连接的衬底用电源端子(120)。因此，在排列多个标准单元(300)构成半导体集成电路时，能够自由设定单元间衬底电源布线的布线路径等，设计自由度提高。
标准单元半导体集成电路及其设计方法装置

[发明专利]半导体集成电路-CN200510076403.5无效
发明人： 新保宏幸 -专利权人：松下电器产业株式会社
申请日： 2005-06-07 - 公布日： 2005-12-14 - 主分类号： H03K5/13 文献下载
摘要：为了获得即使反相器数量增加时也不涉入负载晶体管占用的电路面积的增加的延迟电路，一种集成电路器件具有四个串联连接的反相器101和两个负载晶体管104、105，并且该集成电路器件配置为经由负载晶体管104供应将被所有反相器101消耗的VDD源电流，并经由另一个负载晶体管105供应将被所有反相器1010消耗的VSS源电流。
半导体集成电路

1
共 13 条