“张阔中”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]超导寄存器堆装置及其控制方法-CN202110439614.X有效
发明人： 张阔中;黄俊英;张志敏;唐光明 -专利权人：中国科学院计算技术研究所
申请日： 2021-04-23 - 公布日： 2023-10-27 - 主分类号： G06F30/398 文献下载
摘要：提供一种超导寄存器堆装置，包括m个寄存器组，每个寄存器组包括n个寄存器单元，其中m和n均为大于等于2的整数。每个寄存器单元包括用于接收数据输入的数据输入端，用于接收写入控制信号的写入控制端，用于接收时钟信号的时钟输入端，以及用于将数据输出的数据输出端。其中，m个寄存器组的相同位的寄存器单元的数据输入端通过多个SPL器件连接在一起；m个寄存器组的相同位的寄存器单元的数据输出端通过多个CB器件连接在一起。
超导寄存器装置及其控制方法

[发明专利]用于双时钟架构的超导RSFQ电路布局方法-CN202110442343.3有效
发明人：黄俊英;张阔中;叶笑春;张志敏;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-04-23 - 公布日： 2023-07-21 - 主分类号： G06F30/392 文献下载
摘要：提供一种用于双时钟架构的超导RSFQ电路的布局方法，所述电路中除输入IO以及输出IO之外的逻辑单元总数为N，布局所述电路的芯片的宽高比为α，所述布局方法包括：基于逻辑深度对N个逻辑单元进行初始布局，包括：计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元，使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置，且每一列的高度不大于H0，不同的逻辑深度从新的一列开始布置；将单元数小于H0的列依序进行合并，且合并后的列的高度不大于H0；以及移除空的列，并输出N个逻辑单元在芯片上的初始坐标以及可布局的列；基于模拟退火布局框架对初始布局进行扰动和优化。
用于时钟架构超导 rsfq 电路布局方法

[发明专利]生成多扇出信号的方法、计算机可读存储介质和电子设备-CN202010709748.4有效
发明人：付荣亮;黄俊英;张阔中;唐光明;叶笑春;范东睿;张志敏 -专利权人：中国科学院计算技术研究所
申请日： 2020-07-22 - 公布日： 2023-07-21 - 主分类号： G06F30/337 文献下载
摘要：提供一种生成多扇出信号的方法、计算机可读存储介质和电子设备，其中N是扇出信号的数量，N个扇出信号的每一个与从信号源点到信号端点所经过的由SPL构成的分支路径相对应，所述由SPL构成的分支路径构成SPL树，该方法包括：根据N计算最少的SPL的数量Y；根据最少的SPL的数量Y选择不同的树结构；根据树结构确定多扇出信号的由SPL构成的分支路径；其中最少的SPL的数量Y根据以下公式计算：以及，所述SPL中，至多有一个SPL2，其余均为SPL3。
生成多扇出信号方法计算机可读存储介质电子设备

[发明专利]一种超导并行寄存器堆装置-CN202010876462.5有效
发明人：张志敏;唐光明;张阔中;黄俊英;付荣亮;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-08-27 - 公布日： 2023-06-02 - 主分类号： G06F9/30 文献下载
摘要：提供一种超导并行寄存器堆装置，该装置包括N个寄存器组，其中N为大于等于2的整数，该N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；其中，该N个寄存器组的数据输入端连接在一起，该N个寄存器组的写地址输入端连接在一起，以及该N个寄存器组的写使能端连接在一起。
一种超导并行寄存器装置

[发明专利]生成面向超导RSFQ电路的多扇出时钟信号的方法-CN202010703091.0有效
发明人：黄俊英;付荣亮;张阔中;叶笑春;张志敏;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-07-21 - 公布日： 2023-04-28 - 主分类号： G06F30/337 文献下载
摘要：提供一种生成面向超导RSFQ电路的多扇出时钟信号的方法，其中N是扇出时钟信号的数量，N个扇出时钟信号的每一个与从时钟源点到时钟端点所经过的由SPL构成的分支路径相对应，由SPL构成的分支路径构成SPL树，所述方法包括：建立高度P为1的SPL树，将其存入集合R；根据N计算SPL树的最大高度Pmax；自底向上逐层建立SPL树，每次迭代P增加1，直到PPmax，并将所得到的SPL树存入集合R中；选择所述集合R中叶节点数为N的树构成最优解；根据所述最优解确定多扇出时钟信号的由SPL构成的分支路径；其中，高度为P的树是由所述集合R中高度为P‑1的子树组成的。
生成面向超导 rsfq 电路多扇出时钟信号方法

[发明专利]超导译码器装置-CN202110689803.2有效
发明人： 张阔中;黄俊英;张志敏;唐光明 -专利权人：中国科学院计算技术研究所
申请日： 2021-06-22 - 公布日： 2023-04-28 - 主分类号： G06N10/20 文献下载
摘要：提供一种超导2/4译码器，其包括：第一与门，包括用于接收第二地址位的第一输入端，用于接收取反后的第一地址位的第二输入端，以及用于将数据输出的输出端；第二与门；其包括用于接收取反后的第一地址位的第一输入端，用于接收取反后的第二地址位的第二输入端，以及用于将数据输出的输出端；第三与门，其包括用于接收第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；第四与门，其包括用于接收取反后的第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；其中，第一与门、第二与门、第三与门以及第四与门还包括用于接收时钟信号的时钟端。
超导译码器装置

[发明专利]超导处理器及其输入输出控制模块-CN202110266205.4有效
发明人： 张阔中;张志敏;唐光明;黄俊英;付荣亮;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-03-11 - 公布日： 2023-04-25 - 主分类号： G06F30/392 文献下载
摘要：提供一种用于超导处理器的输入输出控制模块，包括：取指令状态寄存器，用于指示取指令状态或者非取指令状态，以及用于将指令地址输出到内存；读数据等待状态寄存器，用于根据处理器的读数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态，将读数据地址由暂存转换为输出到内存；读数据状态寄存器，用于指示读数据状态，以及用于将读数据地址输出到内存；写数据等待状态寄存器，用于根据处理器的写数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态，将写数据地址和写数据内容由暂存转换为输出到内存；写数据状态寄存器，用于指示写数据状态，以及用于将写数据地址和写数据内容输出到内存。
超导处理器及其输入输出控制模块

[发明专利]超导脉冲计数器-CN202210598684.4在审
发明人： 张阔中;张志敏;唐光明;黄俊英 -专利权人：中国科学院计算技术研究所
申请日： 2022-05-30 - 公布日： 2022-09-02 - 主分类号： H03K21/02 文献下载
摘要：提供一种1位超导脉冲计数器，包括：超导异或门，包括用于接收超导脉冲信号的第一输入端和时钟端，用于输出数据的输出端，以及用于接收超导异或门的输出端的数据的第二输入端；DFFC触发器，包括用于接收超导异或门的输出端的数据的输入端，用于接收超导脉冲信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及Q_D转换器，包括用于接收DFFC触发器的第一输出端的数据的第一输入端，用于接收DFFC触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。还提供一种N位超导脉冲计数器，包括N个1位超导脉冲计数器，第N个1位超导脉冲计数器用于接收第N‑1个超导脉冲计数器的进位信号，输出第N位电平信号，以及输出进位信号。
超导脉冲计数器

[发明专利]一种超导流水线电路及处理器-CN202010875646.X有效
发明人：张志敏;唐光明;张阔中;黄俊英;付荣亮;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-08-27 - 公布日： 2022-08-30 - 主分类号： G06N10/00 文献下载
摘要：提供一种超导流水线电路，至少包括：第一可清零寄存器组、第一逻辑组合电路、第二可清零寄存器组以及第二逻辑组合电路，其中第一和第二可清零寄存器组用于在使能信号的控制下接收数据输入，并在第一时钟的控制下，将接收的输入数据进行输出；第一逻辑组合电路接收第一可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后输出至第二可清零寄存器组；第二逻辑组合电路接收第二可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后进行输出；其中，第二逻辑组合电路还用于生成内部清零信号以及阻塞信号；阻塞信号用于控制使能信号的有效和无效，以及内部清零信号用于控制第一和第二可清零寄存器组清零。
一种超导流水线电路处理器

[发明专利]基于超导异或门生成时钟信号的方法以及时钟发生器-CN202210048631.5在审
发明人： 张阔中;黄俊英;张志敏;唐光明 -专利权人：中国科学院计算技术研究所
申请日： 2022-01-17 - 公布日： 2022-04-26 - 主分类号： G06N10/40 文献下载
摘要：提供一种基于超导异或门生成时钟信号的方法，所述超导异或门包括第一输入端、第二输入端、时钟端和输出端，所述方法包括：将触发控制信号输入至所述异或门的第一输入端和时钟端；将所述异或门的输出端的数据传送至所述异或门的时钟端和第二输入端；以及从所述异或门的输出端输出所述时钟信号；其中，所述触发控制信号到达所述异或门的时钟端的时间晚于到达所述异或门的第一输入端的时间，以及所述异或门的输出端的数据到达所述异或门的时钟端的时间晚于到达所述异或门的第二输入端的时间。
基于超导门生时钟信号方法以及时钟发生器

[发明专利]一种超导电路的清零方法及系统-CN201911340498.5有效
发明人：张志敏;唐光明;张阔中;轩伟;瞿佩瑶;杨佳洪 -专利权人：中国科学院计算技术研究所
申请日： 2019-12-23 - 公布日： 2021-11-05 - 主分类号： H03K3/012 文献下载
摘要：本发明提出一种超导电路的清零方法及系统，包括：发送清零指令信号至非破坏读出寄存器的指令输入接口，非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，第一磁通量子分离器件将输出数据分离为清零信号和触发信号，并将清零信号输入至超导处理器各流水级之间的超导寄存器；输入低频系统时钟信号至第二磁通量子分离器件，第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲；第一D触发器根据触发信号和第一低频系统时钟脉冲，输出信号脉冲，第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲，输出延时脉冲，非破坏读出寄存器根据延时脉冲进行复位，以停止输出清零信号。
一种超导电路清零方法系统

[发明专利]一种超导触发器及其运行方法-CN201911316279.3有效
发明人：张志敏;唐光明;轩伟;张阔中;瞿佩瑶;杨佳洪 -专利权人：中国科学院计算技术研究所
申请日： 2019-12-19 - 公布日： 2021-10-22 - 主分类号： H03K3/38 文献下载
摘要：本发明提出一种超导触发器及其运行方法，包括：磁通量子分离器件、可复位触发器和非破坏读出寄存器；该磁通量子分离器件的输入端用于接收该超导触发器的使能信号，该磁通量子分离器件的输出端与该非破坏读出寄存器的复位输入端相连，该磁通量子分离器件的另一输出端与可复位触发器的时钟输入端相连；该可复位触发器的输入端作为该超导触发器的输入端，该可复位触发器的复位端用于接收该超导触发器的清空信号，该可复位触发器的输出端与该非破坏读出寄存器的输入端相连；该非破坏读出寄存器的时钟输入端作为该超导触发器的时钟输入端，该非破坏读出寄存器的输出端作为该超导触发器的输出端。
一种超导触发器及其运行方法

[发明专利]超导接口异步采集装置-CN202010186250.4有效
发明人：张志敏;唐光明;付荣亮;张阔中 -专利权人：中国科学院计算技术研究所
申请日： 2020-03-17 - 公布日： 2021-10-15 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种超导接口异步采集装置，该装置包括：RDFF、第一NDRO以及控制模块，其中RDFF包括：数据输入端，用于接收外部输入数据；时钟输入端，用于接收使能信号，RDFF根据使能信号控制RDFF的数据输出；以及数据输出端，用于将其输出信号输出至第一NDRO的数据输入端；第一NDRO包括：数据输入端，用于接收RDFF输出的数据；以及时钟输入端，用于接收第一时钟信号；其中第一NDRO基于使能信号和第一时钟信号将从RDFF所接收的数据进行输出；控制模块用于接收外部清零信号，并且根据外部清零信号和第一时钟信号生成控制信号，传输到RDFF的重置端。
超导接口异步采集装置

[发明专利]生成面向超导RSFQ电路的多扇出时钟信号的方法-CN202110446390.5在审
发明人：黄俊英;付荣亮;张阔中;叶笑春;张志敏;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-04-25 - 公布日： 2021-07-16 - 主分类号： G06F30/396 文献下载
摘要：提供一种生成面向超导RSFQ电路的多扇出时钟信号的方法，该方法包括：建立高度P为1的SPL树，高度P为1的SPL树包括单个节点、SPL2以及SPL3，将其存入集合R；根据N计算SPL树的最大高度Pmax；逐层建立SPL树，每次迭代P增加1，直到PPmax，其中，高度为P的树由集合R中高度小于P的子树组成，在每次建立SPL树时，根据目标函数，将所建立的SPL树与集合R中高度相同且叶节点数相同的SPL树的目标函数值进行比较，仅将目标函数值最小的树存入集合R；选择集合R中叶节点数为N的树构成最优解；根据最优解确定多扇出时钟信号的由SPL构成的分支路径。
生成面向超导 rsfq 电路多扇出时钟信号方法

[发明专利]局部可编程复合安全芯片及制造方法-CN201711435311.0在审
发明人： 张阔中;黄俊英 -专利权人：北京中科睿芯科技有限公司
申请日： 2017-12-26 - 公布日： 2018-06-29 - 主分类号： G06F15/78 文献下载
摘要：本发明提供了一种局部可编程复合安全芯片及其制造方法，所述芯片包括集成设置的芯片片内总线、可编程部分、不可编程部分；可编程部分通过芯片片内总线与芯片内其他电路结构连接，且不具有单独的功能；可编程部分用于存储所述安全芯片加解密的关键信息，并且所述可编程部分包含的触发器数目多于存储所述关键信息所需要的触发器数目；关键信息通过计算机编程，改变所述可编程部分的内部电路结构，使存储所述关键信息的触发器在所述可编程部分中随机分布。该芯片使存储关键信息的触发器随机分布，即使是同一型号、批次的安全芯片，每一块芯片内部用于存储加解密密钥等关键信息的触发器位置都不相同，极大增加了安全芯片的安全性。
可编程关键信息安全芯片芯片触发器存储片内总线随机分布加解密内部电路结构复合触发器位置计算机编程电路结构集成设置密钥编程制造

1
共 15 条