“川崎微电子股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果28个，建议您升级VIP下载更多相关专利

[发明专利]接收设备-CN201210192060.9有效
发明人：吉山正之 -专利权人： 川崎微电子股份有限公司
申请日： 2012-06-11 - 公布日： 2013-03-20 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及接收设备。示例性接收设备接收串行数据，该串行数据包括每个均具有M比特已知模式的连续块。该设备包括：串-并行转换电路，其布置串行数据中的比特，以产生N比特宽（N
接收设备

[发明专利]图像处理装置-CN201210110594.2有效
发明人：于欢 -专利权人： 川崎微电子股份有限公司
申请日： 2012-04-16 - 公布日： 2012-10-17 - 主分类号： H04N7/01 文献下载
摘要：提供了图像处理装置。示意性图像处理装置包括：存储器控制电路，用于将像素数据存储在帧存储器中；图像处理电路，用于对存储在帧存储器中的像素数据进行处理；以及输出电路，用于输出处理的像素数据。存储器控制电路将像素数据划分成高位部分以及低位部分，并且低位处理电路通过以下中的一个将低位部分存储在帧存储器中：(i)将像素数据的每一个的低位部分划分成n个单元部分并且在n个连续帧时段的每一个期间将n个单元部分的相应一个存储在帧存储器中以及(ii)将构成帧的每一个的像素划分成n个组并且在n个连续帧时段的每一个期间将n个组的相应一个组中的像素的像素数据的低位部分存储在帧存储器中。
图像处理装置

[发明专利]差分输出缓冲器-CN201210082540.X有效
发明人：西芳典;普鲁少塔姆·B·R;斯里尼万斯·拉奥·马达拉 -专利权人： 川崎微电子股份有限公司
申请日： 2012-03-26 - 公布日： 2012-09-26 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种差分输出缓冲器。示例性差分输出缓冲器包括混合级和输出级。混合级包括混合电路，混合电路混合差分数据信号和反相延迟差分数据信号以产生混合差分数据信号。输出级包括晶体管的第一和第二输出级差分对。输出级差分对的每一个中的晶体管的源极都共同耦合在一起。第一和第二输出级差分对中的晶体管的栅极分别被提供有差分数据信号和混合差分数据信号。第一和第二输出级差分对中的对应晶体管的漏极都共同连接至相应的输出级负载电阻以形成输出节点，从而输出加重差分数据信号。混合级包括将混合比设定为1∶0、1∶1和0∶1中的一种的混合比设定电路。
输出缓冲器

[发明专利]并行至串行转换装置-CN201110193789.3有效
发明人：柏仓正一郎 -专利权人： 川崎微电子股份有限公司
申请日： 2011-07-06 - 公布日： 2012-01-25 - 主分类号： H03M9/00 文献下载
摘要：本发明公开了一种并行至串行转换装置，包括：用于生成位交换并行数据的位交换电路、并行至串行转换电路和并行数据宽度设置电路。并行数据宽度设置电路生成具有等于根据模式设置信号的值的时钟周期的M1倍和M2倍中的一个的处理周期的处理信号。并行至串行转换电路获取位交换并行数据的M1或M2位，并且根据处理周期以特定顺序输出所获取的位。位交换电路根据模式设置信号的值来交换输入并行数据的位，使得并行至串行转换电路获取输入并行数据的第一至第M1或第M2位，并且不论模式设置信号的值如何都以固定的顺序输出所获取的位。
并行串行转换装置

[发明专利]时间交织模拟-数字转换电路-CN201110079945.3有效
发明人：西一斗 -专利权人： 川崎微电子股份有限公司
申请日： 2011-03-25 - 公布日： 2011-12-07 - 主分类号： H03M1/12 文献下载
摘要：本发明提供了一种时间交织模拟-数字(AD)转换电路，包括：第一和第二模拟-数字转换器，其通过在彼此互不相同的第一和第二定时处将模拟输入信号转换成带有第一频率的第一和第二数字信号来生成第一和第二数字信号序列。所述AD转换电路还包括：FIFO，其接收第一和第二数字信号序列；以及校正滤波器，其包括提供有公共时钟信号的第一和第二部分。校正滤波器通过将第一同步数字信号序列与经过校正滤波器的第一部分的第二同步数字信号序列相加来生成第一校正数字信号序列，并且通过使第二同步数字信号序列经过校正滤波器的第二部分来生成第二校正数字信号序列。
时间交织模拟数字转换电路

[发明专利]通信控制装置和整形装置-CN201110159155.6有效
发明人：福地垒 -专利权人： 川崎微电子股份有限公司
申请日： 2011-06-07 - 公布日： 2011-12-07 - 主分类号： H04L12/56 文献下载
摘要：提供了用于对存储在队列中的分组进行整形的各种示例性整形装置。该整形装置包括以预定速率累积令牌的令牌桶。当在令牌桶中累积的令牌的数目等于或大于与队列能够存储的最大分组长度相对应的参考数目时，该整形装置允许传送存储在队列中的分组中的一个，并且减去与被允许传送的分组的长度相对应的令牌的数目。还提供了并入整形装置的各种示例性通信控制装置。
通信控制装置整形

[发明专利]图像处理装置和图像处理方法-CN201110097558.2有效
发明人：桥本顺之;安藤润 -专利权人： 川崎微电子股份有限公司
申请日： 2011-04-14 - 公布日： 2011-10-19 - 主分类号： G09G3/36 文献下载
摘要：本发明公开了一种图像处理装置和处理图像方法。提供了接收相继帧的彩色图像数据并且输出校正的彩色图像数据的图像处理装置和处理方法。该装置包括：帧存储器，存储帧的前一个的各个像素的Y元素值；以及恢复块，基于帧的前一个的各个像素的Y元素值和帧的当前一个的彩色图像数据来恢复帧的前一个的各个像素的R元素值、G元素值和B元素值；该装置进一步包括校正块，将恢复块所恢复的帧的前一个的各个像素的R元素值、G元素值和B元素值与帧的当前一个的相应像素的R元素值、G元素值和B元素值作比较，并且生成校正的彩色图像数据。
图像处理装置方法

[发明专利]使用递推等式用于生成函数值的数控振荡器-CN201110069654.6有效
发明人：森良介 -专利权人： 川崎微电子股份有限公司
申请日： 2011-03-16 - 公布日： 2011-09-21 - 主分类号： H03B28/00 文献下载
摘要：本发明涉及一种使用递推等式用于生成函数值的数控振荡器。振荡电路通过使用乘法器和加法器在各时钟周期的每个中都生成各函数值的当前一个，具有k个时钟周期时延的乘法器将在各时钟周期中的当前一个之前的j个周期的各个时钟周期的第一个时钟周期中生成的各函数值中的第一个乘以系数，且所述加法器将所述乘法器的输出与在各时钟周期的所述当前一个之前的1至i-1个周期中除了所述各时钟周期的所述第一个时钟周期以外的所述各时钟周期的各先前时钟周期中生成的所述各函数值中的至少一个相加，其中i是大于2的整数，j是大于1且小于i的整数，并且k是大于0且小于j的整数。
使用等式用于生成函数数控振荡器

[发明专利]用于控制显示设备的装置和方法-CN201010237311.1有效
发明人：内山义弘 -专利权人： 川崎微电子股份有限公司
申请日： 2010-07-23 - 公布日： 2011-02-02 - 主分类号： G09G5/00 文献下载
摘要：一种用于控制显示设备将像素数据与输入时钟信号同步写入缓冲器中的示例性装置。在多个帧的每一个中，计算表示输入和输出端之间的定时差的变化的差值，并且在垂直消隐时段内，执行基于前一帧期间计算的差值的定时校正。此后，像素数据与输出时钟信号同步从缓冲器读取并输出到显示设备。
用于控制显示设备装置方法

[发明专利]具有防ESD和EOS的保护电路的半导体集成电路-CN201010171356.3有效
发明人：平田元 -专利权人： 川崎微电子股份有限公司
申请日： 2010-04-28 - 公布日： 2010-11-03 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种具有防ESD和EOS的保护电路的半导体集成电路。半导体集成电路具有：内部电路，该内部电路具有被连接至连接端子的输入端子；保护电路，该保护电路向电源线放电被提供给连接端子的过电压。保护电路包括第一放电电路，该第一放电电路被连接至连接端子；第二放电电路，该第二放电电路被连接至连接端子并且向电源线放电过电压；以及过电压检测电路，该过电压检测电路检测流过第二放电电路的放电电流并且当检测到放电电流时生成过电压检测信号。当提供过电压检测信号时，使得第一放电电路不能放电过电压。
具有 esd eos 保护电路半导体集成电路

[发明专利]通信系统、数据传送器、数据接收器及其测试方法-CN201010143191.9有效
发明人：森泉龙一 -专利权人： 川崎微电子股份有限公司
申请日： 2010-03-24 - 公布日： 2010-09-29 - 主分类号： H04L1/24 文献下载
摘要：生成具有N位模式长度的传送器循环模式并将其转换为M位传送器并行数据流，其中N≠M。通过执行传送器改变处理，生成位序列改变的传送器并行数据流，并且其被转换为串行数据并与时钟信号一起传送。接收所述串行数据并将其转换为M位接收器并行数据流，并且通过执行与所述传送器改变处理相反的处理，生成位序列恢复的并行数据流。通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成接收器循环模式，并且将其转换为M位基准并行数据流，并且通过执行与所述传送器改变处理相同的处理，生成位序列改变的基准并行数据流，并与所接收的并行数据进行比较以测试所述数据是否被正确接收。
通信系统数据传送接收器及其测试方法

[发明专利]振荡器和用以稳定环形振荡器中的振荡的偏置电路及方法-CN200910128601.X有效
发明人：阿南达·S·纳塔拉彦;吉金·贾娜德翰 -专利权人： 川崎微电子股份有限公司
申请日： 2009-03-12 - 公布日： 2009-09-30 - 主分类号： H03B5/04 文献下载
摘要：本发明提供了用以稳定环形振荡器中的振荡的偏置电路、振荡器和用以稳定环形振荡器中的振荡的方法。所述环形振荡器包括多个差分延时单元，所述多个差分延时单元中的每个均包括一对输入晶体管、一对压控电阻器和公用电流源。所述偏置电路包括复制品臂和电阻器臂，所述复制品臂包括压控电阻器之一的复制品，并且所述电阻器臂包括固定电阻器。所述偏置电路向所述差分延时单元供给偏置电压，以通过使电压摆幅与延时单元的偏置电流的比率参照所述固定电阻器，从而使所述电压摆幅与偏置电流的比率保持恒定。
振荡器用以稳定环形中的振荡偏置电路方法

[发明专利]控制帧存储器的方法、存储器控制电路以及图像处理装置-CN200910005455.1有效
发明人：佐藤慎佑 -专利权人： 川崎微电子股份有限公司
申请日： 2009-01-19 - 公布日： 2009-07-22 - 主分类号： G09G5/36 文献下载
摘要：各种示例性实施例提供了控制帧存储器的方法、存储器控制电路、和包括存储器控制电路的图像处理装置。以帧的顺序接收代表组成多个帧的每一个的像素的值的数据，并且从帧存储器读取代表组成先前帧的像素的值的数据，并将代表组成下一个帧的像素的值的数据写入到帧存储器。通过在开始接收代表组成下一个帧的像素的值的数据之前，从帧存储器读取代表组成先前帧的像素的一部分的值的第一数据，能够缩短在开始输出代表先前帧的像素的值的数据之前的延迟时间。
控制存储器方法控制电路以及图像处理装置

[发明专利]输出驱动器电路-CN200810188417.X有效
发明人：竹内大志 -专利权人： 川崎微电子股份有限公司
申请日： 2008-12-22 - 公布日： 2009-06-24 - 主分类号： H03K19/0185 文献下载
摘要：本发明提供一种输出驱动器电路。在输出驱动器电路中，复制电路包括：第七和第八晶体管，该第七和第八晶体管分别与第一和第二晶体管相对应；第九和第十晶体管，该第九和第十晶体管分别与驱动器电路中的第三或者第五、以及第四或者第六晶体管相对应；以及电阻器，该电阻器与终端电阻器相对应。将基准电压以及第九晶体管和电阻器之间的结点的电压输入至运算放大器，并且将运算放大器的输出信号输入至第一和第七晶体管的栅极。
输出驱动器电路

[发明专利]存储器的存取方法、存储控制电路和存储系统-CN200810175135.6有效
发明人：佐藤慎祐 -专利权人： 川崎微电子股份有限公司
申请日： 2008-10-30 - 公布日： 2009-05-06 - 主分类号： G06F12/02 文献下载
摘要：本发明涉及存储器的存取方法、存储控制电路和存储系统。通过沿列地址的方向布置块的两个或更多个完全列来在动态随机存取存储器的地址空间内设置存取区域，在所述完全列中存储单元的块布置在行地址的全部指定范围内。每一个块包括位于同一行地址和指定数量的连续列地址的存储单元。布置在存取区域中的块的总数量正好能够存储待存储的数据的字的数量。通过对布置在块的列的每一个中的块进行连续存取，来对块的两个或更多个完全列进行连续存取。因此，使动态随机存取存储器的刷新操作变得不必要。
存储器存取方法存储控制电路存储系统

1
2
下一页»
尾页
共 28 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top