“小森阳介”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN202010799755.8在审
发明人：末山敬雄;小森阳介 -专利权人：铠侠股份有限公司
申请日： 2020-08-11 - 公布日： 2021-09-03 - 主分类号： H01L29/417 文献下载
摘要：实施方式提供一种缓和配线内的空位局部集中的情况且可靠性较高的半导体装置。本实施方式的半导体装置具备第1金属配线。第1金属配线设置在衬底的上方，且以第1宽度在第1方向上延伸。至少1条第2金属配线连接于第1金属配线，且以比第1宽度窄的第2宽度从第1金属配线沿第2方向延伸。虚设金属配线与至少1条第2金属配线相邻配置，连接于第1金属配线且从该第1金属配线沿第2方向延伸。然而，虚设金属配线不电连接于第1金属配线以外的配线。
半导体装置

[发明专利]非易失性半导体存储器器件-CN200980126764.2有效
发明人：福住嘉晃;田中启安;小森阳介;石月惠;鬼头杰;青地英明;胜又竜太;木藤大 -专利权人：株式会社东芝
申请日： 2009-07-01 - 公布日： 2011-06-08 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供了一种具有高可靠性电荷存储层的非易失性半导体存储器器件。多个绝缘薄膜和多个电极薄膜14被交替堆叠在衬底11上，并在其上设置了沿X方向延伸的多个选择栅电极17和沿Y方向延伸的多个位线BL。提供U形硅构件33，每一个构件均由穿过电极薄膜14和选择栅电极17、其上端连接到位线BL的多个硅柱31和连接置于对角位置的一对硅柱31的下部的连接构件32构成。每一层的电极薄膜14被针对各选择栅电极17划分。通过连接构件32相互连接的一对硅柱31穿过不同的电极薄膜14和不同的选择栅电极17。共同连接到一个位线BL的所有的U形硅构件33被共同连接到另一位线BL。
非易失性半导体存储器器件

[发明专利]非易失性半导体存储器件及其制造方法-CN200880120172.5有效
发明人：福住嘉晃;胜又龙太;木藤大;鬼头杰;田中启安;小森阳介;石月惠;青地英明 -专利权人：株式会社东芝
申请日： 2008-12-09 - 公布日： 2011-04-27 - 主分类号： H01L21/8247 文献下载
摘要：一种非易失性半导体存储器件具有多个存储器串，在每一个存储器串中，多个电可重写的存储器基元被串联连接。每一个所述存储器串包括：第一半导体层，每一个所述第一半导体层都具有沿相对于衬底的垂直方向延伸的柱状部分的对和被形成为耦合所述柱状部分的对的下端的耦合部分；电荷存储层，其被形成为围绕所述柱状部分的侧表面；以及第一导电层，其被形成为围绕所述柱状部分的侧表面和所述电荷存储层。所述第一导电层用作所述存储器基元的栅极电极。
非易失性半导体存储器件及其制造方法

[发明专利]半导体存储器件及其制造方法-CN200880122659.7有效
发明人：国谷卓司;小森阳介;胜又龙太;福住嘉晃;鬼头杰;木藤大;田中启安;石月惠;青地英明 -专利权人：株式会社东芝
申请日： 2008-12-25 - 公布日： 2010-12-08 - 主分类号： H01L21/8247 文献下载
摘要：通过在硅衬底上交替地层叠多个介电膜和电极膜形成层叠体。接下来，在层叠体中形成沿层叠方向延伸的通孔。接下来，执行选择性氮化处理，从而在通孔的内表面的与电极膜对应的区域中选择性地形成由氮化硅制成的电荷层。接下来，执行高压氧化处理，从而在电荷层和电极膜之间形成由氧化硅制成的阻止层。接下来，在通孔的内侧表面上形成由氧化硅制成的隧道层。由此，可制造出其中电荷层被分割用于每个电极膜的闪速存储器。
半导体存储器件及其制造方法

1
共 4 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top