“坂井淳二郎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN202110143305.8在审
发明人：佐山弘和;林文彦;坂井淳二郎 -专利权人：瑞萨电子株式会社
申请日： 2021-02-02 - 公布日： 2021-08-13 - 主分类号： H01L23/528 文献下载
摘要：本公开涉及一种半导体器件以及制造半导体器件的方法。该半导体器件包括半导体衬底、半导体层、第一绝缘膜和导电膜。半导体层形成在半导体衬底上。到达半导体衬底的第一沟槽形成在半导体层内。第一绝缘膜形成在第一沟槽的内侧表面上使得半导体衬底的一部分在第一沟槽中露出。导电膜与半导体衬底电连接并且穿过第一绝缘膜形成在第一沟槽的内侧表面上。在平面图中，第一沟槽在第一沟槽的延伸方向上的第一长度，大于第一沟槽在垂直于延伸方向的宽度方向上的第二长度，并且等于或小于30μm。
半导体器件及其制造方法

[发明专利]光掩模、半导体器件制造系统和半导体器件制造方法-CN200910003947.7有效
发明人：南出步;茂庭明美;坂井淳二郎;石桥学 -专利权人：株式会社瑞萨科技
申请日： 2009-01-23 - 公布日： 2009-09-23 - 主分类号： G03F1/14 文献下载
摘要：本发明公开了一种光掩模、半导体器件制造系统和半导体器件制造方法，其即使在主特征随机设置的情况下也能够抑制聚焦深度的恶化。次特征由位于外部四边形内部的四边形次特征置换，该外部四边形包括原始次特征的最外部分作为其外围的一部分。置换后的次特征优选为方形，其侧边的长度根据相关联的外部四边形的长度确定。置换后的次特征的中心位置优选地与外部四边形的中心或者包括原始次特征的区域的重心相一致。
光掩模半导体器件制造系统方法

[发明专利]使用双图案形成的半导体装置的制造方法及掩模-CN200810212536.4无效
发明人：田冈弘展;茂庭明美;坂井淳二郎 -专利权人：株式会社瑞萨科技
申请日： 2008-08-29 - 公布日： 2009-03-04 - 主分类号： H01L21/00 文献下载
摘要：本发明提供使用双图案形成的半导体装置的制造方法及掩模，其中分配布图图案来避免成品率下降。该半导体装置的制造方法包括准备在双图案形成中使用的多个掩模的步骤。另外，还包括使用上述多个掩模来进行双图案形成的步骤。准备多个掩模的步骤包含根据使用多个掩模中的各个掩模的曝光步骤的特性，并考虑布图图案(LP1～LP4)的尺寸，将布图图案组(LPG1)分配到多个掩模上的步骤。
使用图案形成半导体装置制造方法

[发明专利]电子器件的制造方法和能量线吸收材料-CN200410045108.9无效
发明人： 坂井淳二郎 -专利权人：株式会社瑞萨科技
申请日： 2004-04-28 - 公布日： 2004-11-03 - 主分类号： H01L21/312 文献下载
摘要：本发明提供即使在对低介电常数层间绝缘膜构图的情况下，也可以对光敏抗蚀剂进行固化处理的电子器件的制造方法和能量线吸收材料。于在低介电常数层间绝缘膜4上形成含有下述通式(1)的化合物的能量线吸收膜5的状态下，对光敏抗蚀剂7进行EB固化处理。通式(1)的化合物能很好地吸收电子束，因此电子束难于到达作为被加工膜的低介电常数层间绝缘膜4。化1(在图下)通式(1)(式中X、X’、R和R’中的至少一种是溴、碘、溴化烷基、碘化烷基中的任意一种，n是自然数)。
电子器件制造方法能量吸收材料

[发明专利]电子器件的制造方法-CN200410002980.5无效
发明人：西冈康隆;坂井淳二郎;友久伸吾;松本晋;岩本文男;山中通成 -专利权人：株式会社瑞萨科技;松下电器产业株式会社
申请日： 2004-01-21 - 公布日： 2004-08-25 - 主分类号： H01L21/768 文献下载
摘要：提供一种抑制抗蚀剂图形的析像不良的发生，降低因析像不良引起的不良配线的发生的具有埋入多层配线结构的半导体装置。在形成达到蚀刻阻挡膜(4)的通孔(7)之后，在保持通孔(7)的开口状态不变的状态下，进行300～400℃的退火处理。退火方法可以采用热板方法，也可以采用热处理炉方法，为了对抑制制造完毕的下层配线(20)的影响，利用热板进行5分钟至10分钟的短时间加热。借此，将滞留在上部保护膜(6)与低介电常数层间绝缘膜(5)的界面上的副产物以及滞留在蚀刻阻挡膜(4)与低介电常数层间绝缘膜(5)的界面上的副产物放出，可以减少副产物的残留量。
电子器件制造方法

[发明专利]图案复制掩模、半导体装置制造方法及掩模图案制作用程序-CN03154842.3无效
发明人： 坂井淳二郎 -专利权人：株式会社瑞萨科技
申请日： 2003-08-15 - 公布日： 2004-05-19 - 主分类号： H01L21/768 文献下载
摘要：在双镶嵌结构形成时抑制沟道形成用的光刻胶图案(光刻胶掩模)上出现的通孔附近的图案不良。图案复制掩模101的掩模图案110由遮光图案111和透光图案112构成。遮光图案111在与通孔51H对应的部分附近具有施加尺寸减小处理的形状(图案)。最好对通孔51H占有率越高的区域施加越大的尺寸减小处理。另外，掩模101用于负型光刻胶，但对于正型光刻胶用的掩模将遮光图案111和光透过图案112相互调换即可。
图案复制半导体装置制造方法制作程序

1
共 6 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top