“呼红阳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果41个，建议您升级VIP下载更多相关专利

[发明专利]现场可编程逻辑门阵列的配置系统和方法-CN202010376678.5有效
发明人： 呼红阳;张君宇;张坤;霍长兴;谢元禄;刘璟;刘明 -专利权人：中国科学院微电子研究所
申请日： 2020-05-07 - 公布日： 2023-08-18 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及现场可编程逻辑门阵列技术领域，具体涉及现场可编程逻辑门阵列的配置系统和方法，该系统包括：NAND存储器和FPGA；NAND存储器包括：数据阵列、配码阵列、第一配置接口和NAND控制器，FPGA包括：第二配置接口和NAND接口，第二配置接口与第一配置接口连接，NAND接口与NAND控制器连接。本发明将配码文件和访问数据一同存储在NAND存储器中，实现了FPGA的配置和存储一体化，整个系统只需要一颗外部存储器，节省了单独的FPGA配置存储器电路开销，节约了板级面积，减少了板级开发难度。同时，NAND存储器的大容量特点可为FPGA存储多个配置版本，提高了FPGA配置的灵活性。
现场可编程逻辑门阵列配置系统方法

[发明专利]获取存储器中目标数据的方法、装置和电路-CN202010342988.5有效
发明人：谢元禄;刘璟;张君宇;霍长兴;呼红阳;张坤;刘明 -专利权人：中国科学院微电子研究所
申请日： 2020-04-27 - 公布日： 2023-08-08 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及存储器技术领域，具体涉及一种获取存储器中目标数据的方法、装置和电路。方法包括：若目标数据的数据类型为第一类数据，则只有当返回数据中包括至少(N+1)/2个相同的数据时，才将此相同的数据对应的数据作为目标数据返回存储器控制器；若目标数据的数据类型为第二类数据，则只有当N个返回数据均为0时，才将0作为目标数据返回存储器控制器，否则将1作为目标数据返回存储器控制器；若目标数据的数据类型为第三类数据，则只有当N个返回数据均为1时，才将1作为目标数据返回存储器控制器，否则将0作为目标数据返回存储器控制器。本发明结合目标数据的种类采用不同机制判断目标数据的可靠性，提高了获取存储器中的目标数据的可靠性。
获取存储器目标数据方法装置电路

[发明专利]预取数据的方法及装置-CN202010347493.1有效
发明人： 呼红阳;张君宇;谢元禄;刘璟;张坤;霍长兴;刘明 -专利权人：中国科学院微电子研究所
申请日： 2020-04-28 - 公布日： 2023-08-08 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及数据读写技术领域，尤其涉及预取数据的方法及装置，本发明的预取数据的方法，所述方法包括：基于预取方式对应的当前奖励值，从高位地址预取方式、顺序预取方式和历史访问队列预取方式中确定出一种预取方式作为目标预取方式；基于目标预取方式，确定出预测地址；从NAND闪存中获取预测地址对应的数据并存入缓存单元，以使NAND闪存控制器从操作系统处接收到目标访问地址后，若目标访问地址与预测地址相同，则NAND闪存控制器从缓存单元中提取出预测地址对应的数据反馈给操作系统；基于预测地址确定目标预取方式的命中率，并基于命中率调整目标预取方式的奖励值。本发明能够降低NAND闪存的初始延时，有效地提高闪存的随机读取性能。
数据方法装置

[发明专利]数据编码、解码方法及数据处理系统-CN202010375811.5有效
发明人：张坤;刘璟;张君宇;谢元禄;霍长兴;呼红阳;刘明 -专利权人：中国科学院微电子研究所
申请日： 2020-05-07 - 公布日： 2023-04-25 - 主分类号： H03M7/40 文献下载
摘要：本发明公开了一种数据编码方法，应用于发送设备包括：将第一待编码数据分为m块第一信息序列，m≥2且为正整数；对m块第一信息序列进行循环冗余码校验CRC编码，生成m块CRC码；将m块CRC码合并为第二待编码数据；对第二待编码数据进行BCH编码，获得BCH码；将BCH码发送至接收设备，以使接收设备对BCH码进行解码，然后将BCH解码数据分块，获得m块第二信息序列，再对m块第二信息序列进行CRC解码；然后根据m个CRC校验结果，确定在BCH解码数据中是否存在错误数据。上述方法实现了在BCH解码阶段通过CRC校验及时检测和判断待BCH解码的数据中的数据错误量是否溢出了BCH码纠错能力，从而确定输出数据的可靠性。
数据编码解码方法数据处理系统

[发明专利]固态硬盘及其限次访问控制方法、电子设备-CN202211322676.3在审
发明人：谢元禄;习凯;季兰龙;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-10-27 - 公布日： 2023-01-31 - 主分类号： G06F21/79 文献下载
摘要：本发明公开了一种固态硬盘及其限次访问控制方法、电子设备，该固态硬盘包括：主控芯片、闪存阵列以及限次访问电路。主控芯片包括：主机接口控制器、中央处理器以及闪存控制器。限次访问电路包括：限次计数器、第一逻辑门电路以及状态机。限次计数器各存储单元的初始化数据均为“1”，第一逻辑门电路对从限次计数器各存储单元分别读出的多位计数数据进行或运算，并将或运算结果传输给状态机；状态机每监测到主机访问一次闪存阵列，则向限次计数器写入一个“0”值，并在检测到或运算结果为“0”时，禁止主机访问闪存阵列。这样可以给固态硬盘中闪存阵列的访问次数设定一个上限值，有效地提高了固态硬盘数据的安全性。
固态硬盘及其访问控制方法电子设备

[发明专利]存储器测试电路、测试系统及测试方法-CN202010349085.X有效
发明人：谢元禄;刘璟;张君宇;霍长兴;呼红阳;张坤;刘明 -专利权人：中国科学院微电子研究所
申请日： 2020-04-28 - 公布日： 2023-01-17 - 主分类号： G11C29/56 文献下载
摘要：本发明公开了一种存储器测试电路、测试系统及测试方法，测试电路包括：主控芯片、被配置处理芯片，被配置处理芯片，用于被上电后从被测存储器加载所需的配置信息，并利用配置信息进行配置后输出预设信息，预设信息能够表征被配置处理芯片是否成功配置所述配置信息；主控芯片，用于根据上位机下发的测试指令，从所述被测存储器内部获取配置信息，并从被配置处理芯片获取预设信息，将配置信息及预设信息反馈给上位机，以使上位机根据所述配置信息及所述预设信息，对所述被测存储器的上电加载功能进行判断，输出判断结果。本发明解决了现有技术中利用目前的测试系统的架构对PROM完成测试后，依然有可能存在加载功能错误的问题。
存储器测试电路系统方法

[实用新型]固态硬盘及电子设备-CN202222834519.2有效
发明人：谢元禄;习凯;季兰龙;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-10-27 - 公布日： 2023-01-17 - 主分类号： G11C16/04 文献下载
摘要：本实用新型公开了一种固态硬盘及电子设备，该固态硬盘包括：主控芯片、闪存阵列以及限次访问电路。该限次访问电路包括：非易失存储器、或门电路、异或门电路以及状态机。非易失存储器包括计数存储区和密钥存储区，计数存储区包括多个用于存储计数数据的第一存储单元，密钥存储区包括多个用于存储外部写入密钥的第二存储单元。计数存储区的数据读出端跟或门电路的输入端对应连接，密钥存储区的数据读出端跟异或门电路的第一输入端对应连接，异或门电路的第二输入端与预设安全密钥供给端连接，计数存储区和密钥存储区的数据操作端、以及或门电路和异或门电路的输出端均与状态机连接，状态机与主控芯片连接，这样有利于提高固态硬盘数据的安全性。
固态硬盘电子设备

[发明专利]一种固态硬盘访问控制电路、系统及固态硬盘-CN202210989710.6在审
发明人：谢元禄;习凯;季兰龙;霍长兴;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-08-18 - 公布日： 2022-11-08 - 主分类号： G06F21/60 文献下载
摘要：本发明公开了一种固态硬盘访问控制电路、系统及固态硬盘，其中硬盘访问控制电路包括：密钥存储器、密钥读取控制电路、摘要值计算电路、第一输入控制电路、随机数发生器、第二输入控制电路以及比较电路；所述密钥存储器与所述密钥读取控制电路连接；所述密钥读取控制电路、所述第一输入控制电路以及所述随机数发生器均与所述摘要值计算电路连接；所述摘要值计算电路和所述第二输入控制电路均与所述比较电路连接。本发明可有效抵抗“重放”攻击，提高硬盘的数据安全性。
一种固态硬盘访问控制电路系统

[发明专利]基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘-CN202210902079.1有效
发明人：谢元禄;霍长兴;习凯;季兰龙;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-07-29 - 公布日： 2022-11-01 - 主分类号： G11C29/10 文献下载
摘要：本发明公开了基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘，所述固态硬盘主控芯片包括快闪存储器阵列，所述方法包括：从快闪存储器阵列的目标块中读取数据；将读取的数据与预存到目标块的数据进行比较，得到错误信息，错误信息包括错误数据以及错误地址；根据错误信息确定目标块的比特错误率；根据比特错误率，确定出快闪存储器阵列中的坏块。该方法能通过闪存电路内部自动的写、读、回读比对流程，得到全片擦除后的快闪存储器阵列内的错误信息，进而确定出快闪存储器阵列中的坏块。
基于固态硬盘主控芯片闪存测试方法装置

[实用新型]一种固态硬盘及固态硬盘访问控制系统-CN202222169549.6有效
发明人：谢元禄;习凯;季兰龙;霍长兴;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-08-18 - 公布日： 2022-10-21 - 主分类号： G06F21/78 文献下载
摘要：本实用新型公开了一种固态硬盘及固态硬盘访问控制系统，其中固态硬盘包括：密钥存储器；密钥读取控制电路；摘要值计算电路；第一输入控制电路；随机数发生器；第二输入控制电路；比较电路；输出控制电路以及接口电路；密钥存储器与密钥读取控制电路连接；密钥读取控制电路、第一输入控制电路以及随机数发生器均与摘要值计算电路连接；摘要值计算电路和第二输入控制电路均与比较电路连接；输出控制电路与随机数发生器连接；接口电路与比较电路控制连接。本实用新型可有效抵抗“重放”攻击，提高固态硬盘的数据安全性。
一种固态硬盘访问控制系统

[实用新型]一种设置于固态硬盘主控芯片内的坏块扫描电路-CN202221342001.0有效
发明人：谢元禄;习凯;季兰龙;霍长兴;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-05-31 - 公布日： 2022-09-13 - 主分类号： G06F11/22 文献下载
摘要：本实用新型公开了一种设置于固态硬盘主控芯片内的坏块扫描电路，涉及固态硬盘技术领域，固态硬盘内包括闪存模块和主控芯片，主控芯片包括扫描电路和CPU，闪存模块包括多个出厂块，出厂块中含有出厂坏块，扫描电路包括：接口模块，接口模块与闪存模块连接，以用于读取闪存模块中的出厂块；NHOST模块，NHOST模块分别连接接口模块和CPU，以用于从接口模块读取的出厂块中识别出厂坏块，并将出厂坏块信息传送至CPU；用于控制扫描电路工作流程的MSM模块，CPU与MSM模块连接，MSM模块分别连接NHOST模块和接口模块。本申请在在开卡量产的工序中，可以省略掉坏块扫描的步骤，缩短时间、提高生产效率。
一种置于固态硬盘主控芯片扫描电路

[发明专利]一种基于查找表的运算方法、装置、介质、及电子设备-CN202210768118.3在审
发明人： 呼红阳;张君宇;许晓欣;窦春萌;张义恒;倪茂 -专利权人：中国科学院微电子研究所
申请日： 2022-06-30 - 公布日： 2022-09-02 - 主分类号： G06F17/15 文献下载
摘要：本申请的实施例提供了一种基于查找表的运算方法、装置、介质及电子设备。该方法包括：获取各个卷积权值对应的卷积结果查找表，所述卷积结果查找表记录有至少一个输入数据以及对应的卷积结果；将各个卷积结果查找表部署于norflash单元；将输入信号输入所述nor flash单元，由所述nor flash单元通过至少一条位线输出的卷积结果得到最终卷积结果，所述输入信号包括输入数据以及卷积权值数据。本申请实施例的技术方案可以在一定程度上可以提高nor flash存算一体方法的运算速度以及运算精度，从而降低运算成本，优化用户的使用感受。
一种基于查找运算方法装置介质电子设备

[发明专利]设置于固态硬盘主控芯片内的坏块扫描电路及扫描方法-CN202210606670.2在审
发明人：谢元禄;习凯;季兰龙;霍长兴;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-05-31 - 公布日： 2022-08-16 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了设置于固态硬盘主控芯片内的坏块扫描电路及扫描方法，涉及固态硬盘技术领域，固态硬盘内包括闪存模块和主控芯片，主控芯片包括扫描电路和CPU，闪存模块包括多个出厂块，出厂块中含有出厂坏块，扫描电路包括：接口模块，接口模块与闪存模块连接，以用于读取闪存模块中的出厂块；NHOST模块，NHOST模块分别连接接口模块和CPU，以用于从接口模块读取的出厂块中识别出厂坏块，并将出厂坏块信息传送至CPU；用于控制扫描电路工作流程的MSM模块，CPU与MSM模块连接，MSM模块分别连接NHOST模块和接口模块。本申请在在开卡量产的工序中，可以省略掉坏块扫描的步骤，缩短时间、提高生产效率。
置于固态硬盘主控芯片扫描电路方法

[实用新型]一种固态硬盘主控芯片及固态硬盘-CN202221716653.6有效
发明人：谢元禄;霍长兴;习凯;季兰龙;张坤;呼红阳;卢年端 -专利权人：中国科学院微电子研究所
申请日： 2022-07-06 - 公布日： 2022-08-09 - 主分类号： G11C16/16 文献下载
摘要：本发明公开了一种固态硬盘主控芯片及固态硬盘，该固态硬盘主控芯片用于控制快闪存储器阵列，主控芯片包括：中央处理器以及闪存控制器，闪存控制器包括通信模块、闪存控制电路以及比对电路，中央处理器通过通信模块与闪存控制电路连接，通信模块与比对电路连接，比对电路与闪存控制电路连接，闪存控制电路与快闪存储器阵列连接。该主控芯片能够在快闪存储器阵列进行过全片擦除的情况下，能较准确地确定出快闪存储器阵列中的出厂坏块，使得固态硬盘主控芯片具有高可靠性的特点。
一种固态硬盘主控芯片

[发明专利]一种LDPC解码方法及相关设备-CN202210507520.6在审
发明人： 呼红阳;程帅琪;习凯;潘小山;谢元禄;季兰龙;张君宇;刘璟 -专利权人：中国科学院微电子研究所
申请日： 2022-05-11 - 公布日： 2022-07-29 - 主分类号： H03M13/11 文献下载
摘要：本申请公开一种LDPC解码方法及相关设备，涉及数据处理技术领域，能够提高用于数据处理的电固体器件的LDPC解码的纠错能力，可以用于固态硬盘主控制器的数据处理。LDPC解码方法，包括：判断奇偶校验矩阵中的每个校验节点信息所属的数值空间范围，其中，所述奇偶校验矩阵用于表征固态硬盘控制器的低密度奇偶校验码LDPC；根据所述校验节点信息所属的所述数值空间范围，对所述校验节点信息进行压缩运算，得到压缩信息，其中，不同的所述数值空间范围对应不同的所述压缩运算；将所述压缩信息发送至判决模块。
一种 ldpc 解码方法相关设备

1
2
3
下一页»
尾页
共 41 条