“周琪钧”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]一种碳化硅门极可关断晶闸管-CN201910842029.7有效
发明人：陈万军;谯彬;肖紫嫣;高吴昊;夏云;周琪钧 -专利权人：电子科技大学
申请日： 2019-09-06 - 公布日： 2021-07-27 - 主分类号： H01L29/745 文献下载
摘要：本发明涉及功率半导体技术，特别涉及一种碳化硅门极可关断晶闸管。本发明对常规N型碳化硅GTO的门极区进行改造，在常规的器件P‑门极层13结构下增加了一层掺杂浓度比P‑门极层与N‑漂移区都要高的P型外延层，即(P+gate buffer层)，由于P+门级缓冲层12的存在，一方面可以在门极区快速降低电场强度，避免器件发生串通击穿；另一方面P+门级缓冲层12的存在使得P‑门极层的厚度和掺杂浓度可以明显降低，同时P+门级缓冲层12由于浓度差会形成电场，从而加速N+阴极区7电子的注入，从而获得较快的导通特性。
一种碳化硅门极可关断晶闸管

[发明专利]一种无Snapback效应逆导IGBT及其制造方法-CN201910753248.8有效
发明人：张波;肖紫嫣;陈万军;周琪钧;刘超;谯彬 -专利权人：电子科技大学
申请日： 2019-08-15 - 公布日： 2020-12-29 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及半导体技术，特别涉及一种无snapback效应逆导IGBT及其制造方法。本发明的主要方案是对IGBT背面的集电极结构进行改进，通过优化P++集电极区和N++层的掺杂浓度和厚度，尽量降低器件的反向阻断电压，利用反向阻断模式时的雪崩击穿效应和隧道击穿效应，实现反向导通。与常规逆导IGBT相比，由于不存在N+短路区，正向导通时不存在由MOSFET导通模式向IGBT导通模式的转变，因此本发明提出的新型逆导IGBT正向导通时不会发生snapback现象。由于本发明提出的新型逆导IGBT反向导通的阈值电压较常规逆导IGBT更大，因此适用于诸如准谐振电路一类正向导通时间占大部分而反向导通时间较短的情况。此外，本发明提出的新型逆导IGBT还具有正向导通压降小、软恢复特性好等优点。
一种 snapback 效应 igbt 及其制造方法

[发明专利]一种MOS控制晶闸管-CN201910629038.8有效
发明人：张波;周琪钧;陈万军;刘超;肖紫嫣;谯彬 -专利权人：电子科技大学
申请日： 2019-07-12 - 公布日： 2020-11-27 - 主分类号： H01L29/74 文献下载
摘要：本发明属于半导体技术领域，涉及一种MOS控制晶闸管。本发明引入P型半导体区2后产生的结构既保留了由P型基区3、N型源区1和P型源区10形成的MOS结构，同时引入了贯穿P型基区3和P型源区10的阴极短路结构；P型半导体区2的引入使得器件具备了常关特性而不会影响其电流能力。本发明的有益效果为，提出了应用于高压高功率领域驱动简单，导通电流快速均匀分布的常关型MOS控制晶闸管及其制造方法。
一种 mos 控制晶闸管

[发明专利]一种高可靠性IGBT及其制造方法-CN201910248514.1在审
发明人：陈万军;肖紫嫣;刘超;周琪钧;谯彬;张波 -专利权人：电子科技大学
申请日： 2019-03-29 - 公布日： 2019-06-18 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及半导体技术，特别涉及一种高可靠性IGBT及其制造方法。本发明的主要方案是对常规FS‑IGBT背面的集电极结构进行改进，在常规的FS‑IGBT的N+缓冲层和P+集电极区之间引入一层轻掺杂N型层，形成P+集电极区—N‑层—N+缓冲层的集电极三明治结构。由于轻掺杂N型层的存在，使得本发明中内部PNP晶体管的共基极电流增益α_PNP更小，故而不论是室温还是高温环境下，都有效地降低了器件在正向阻断模式下的漏电流。尤其是在高温的环境下，降低了器件的漏电流，有助于提高器件的可靠性。同时，器件的正向导通特性及关断特性均与常规FS‑IGBT相当。
轻掺杂N型层高可靠性集电极区缓冲层漏电流正向导通特性半导体技术集电极结构三明治结构电流增益高温环境常规的共基极集电极有效地关断正向制造引入改进

[发明专利]一种亚纳秒高压脉冲产生电路-CN201810962398.5在审
发明人：陈万军;高吴昊;周琪钧;谯彬;邓操;夏云;刘超 -专利权人：电子科技大学
申请日： 2018-08-22 - 公布日： 2018-12-14 - 主分类号： H03K3/57 文献下载
摘要：本发明涉及一种亚纳秒高压脉冲产生电路，其特点是：储能电感L1通过节点2与半导体开关S1串联，储能电感L1的上端接电源VCC，半导体开关S1下端接地GND；电容C1通过节点3与DSRD器件D1串联之后与半导体开关S1并联，其中DSRD器件D1的阳极端接地GND；电容C2通过节点4与负载电阻RL串联之后与半导体开关S1并联，其中电容C2的另一端与节点2相连，负载电阻RL的另一端接地GND；节点1为输入节点，输入脉冲信号，与半导体开关S1的输入端相连；节点4为输出节点，输出亚纳秒电压脉冲。相比于常规的基于DSRD的亚纳秒高压脉冲电路，在反向泵浦阶段，本发明的电路中DSRD器件上的电流下降率更高，从而负载电阻RL上电流上升率更高，产生的电压脉冲前沿时间更短。
半导体开关亚纳秒高压脉冲负载电阻接地电容串联产生电路储能电感电压脉冲并联电路电流上升输出节点输入节点输入脉冲电源VCC 常规的输入端下降率阳极端上端泵浦下端输出