|
|
钻瓜专利网为您找到相关结果 71个，建议您 升级VIP下载更多相关专利
- [发明专利]模拟向量-矩阵乘法运算电路-CN201810872120.9有效
-
王绍迪
-
北京知存科技有限公司
-
2018-08-02
-
2023-10-20
-
G06F17/16
- 本发明提供一种模拟向量‑矩阵乘法运算电路，采用可编程存储器件阵列实现，可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，M行可编程半导体器件对应连接M个模拟电压输入端，每一列的所有可编程半导体器件的漏极(或源极)均连接至同一偏置电压输入端，N列可编程半导体器件对应连接N个偏置电压输入端，每一列的所有可编程半导体器件的源极(或漏极)均连接至同一个模拟电流输出端，N列可编程半导体器件对应连接N个模拟电流输出端，通过控制可编程半导体器件的阈值电压，将每个可编程半导体器件看作一个可变的等效模拟权重，实现矩阵乘法运算功能。
- 模拟向量矩阵乘法运算电路
- [发明专利]模拟向量-矩阵乘法运算电路-CN201810870540.3有效
-
王绍迪
-
北京知存科技有限公司
-
2018-08-02
-
2023-10-20
-
G06F17/16
- 本发明提供一种模拟向量‑矩阵乘法运算电路，采用可编程存储器件阵列实现，可编程半导体器件阵列中，每一列的所有可编程半导体器件的源极均连接至同一模拟电压输入端，N列可编程半导体器件对应连接N个模拟电压输入端，每一行的所有可编程半导体器件的栅极均连接至同一偏置电压输入端，M行可编程半导体器件对应连接M个偏置电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，N列可编程半导体器件对应连接N个模拟电流输出端，通过控制可编程半导体器件的阈值电压，将每个可编程半导体器件看作一个可变的等效模拟权重，实现矩阵乘法运算功能。
- 模拟向量矩阵乘法运算电路
- [发明专利]闪存阵列及闪存芯片-CN202310341349.0在审
-
王春明;伍峰
-
北京知存科技有限公司
-
2023-03-31
-
2023-06-30
-
G11C16/26
- 本发明公开了一种闪存阵列及闪存芯片。闪存阵列包括：阵列排布的存算单元；存算单元分为多组；多条擦除栅线，每条擦除栅线连接至少一组存算单元的擦除栅极；多条控制栅线，每条控制栅线连接一组存算单元的控制栅极；控制栅线用于对选中的存算单元进行读取操作时，向选中的存算单元提供第一电压；多个控制信号线，擦除栅线与至少一条控制信号线连接，控制信号线用于在对选中的存算单元进行读取操作时，向选中的存算单元对应的擦除栅线提供第二电压；第二电压大于0，且小于或等于第一电压。本发明实施例在对存算单元进行读取操作时，存算单元的控制栅极接收的第一电压可以设置较小，避免需要的第一电压过大而造成存算单元设计难度增大的问题。
- 闪存阵列芯片
- [发明专利]一种闪存单元阵列及其制备工艺-CN202310103192.8在审
-
王春明
-
北京知存科技有限公司
-
2023-01-30
-
2023-04-18
-
H10B41/35
- 本发明公开了一种闪存单元阵列及其制备工艺。其中，源线沿第一方向在所述衬底中延伸分布；位线沿第二方向在衬底中延伸分布；第一方向与第二方向相交；源线的两侧分别沿第一方向设置堆叠的浮栅和控制栅，形成堆叠栅极；选择栅设置在堆叠栅极远离源线的一侧；在相邻的堆叠栅极之间擦除栅沿第一方向延伸分布；其中，若位线远离选择栅的一侧设置漏极，则在第二方向上形成共用擦除栅的闪存单元；在第一方向上，相邻的闪存单元之间位线与源线在第二方向上形成虚设单元，其中，在虚设单元中，擦除栅的侧壁与浮栅的侧壁不接触。本发明提供的技术方案，提高了闪存单元阵列的数据保持能力和功能稳定性。
- 一种闪存单元阵列及其制备工艺
- [发明专利]一种闪存阵列及闪存芯片-CN202310104404.4在审
-
王春明
-
北京知存科技有限公司
-
2023-01-30
-
2023-04-18
-
H10B41/10
- 本发明公开了一种闪存阵列及闪存芯片。闪存阵列包括阵列排布的多个闪存模块；闪存模块包括一个存算单元和至少一个虚设单元；存算单元与虚设单元相间排布；虚设单元包括第一衬底、位于第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，第一控制栅极与第一浮置栅极位于第一选择栅极的第一侧；第一漏极区域在第一衬底的正投影位于第一选择栅极在第一衬底的正投影的第二侧；虚设单元还包括第一硅化物结构，第一硅化物结构位于第一漏极区域远离第一衬底的表面，且第一硅化物结构与第一衬底不连接。本发明实施例的技术方案提高了对存算单元的编程效率和准确性。
- 一种闪存阵列芯片
- [发明专利]一种闪存单元阵列的制备工艺及闪存单元阵列-CN202211350940.4在审
-
王春明;韩建
-
北京知存科技有限公司
-
2022-10-31
-
2023-01-24
-
H10B41/35
- 本发明公开了一种闪存单元阵列的制备工艺及闪存单元阵列，其中，工艺包括：在衬底上设置条带预构图；其中，条带预构图包括源极区域和漏极区域；在源极区域的两侧形成垂直堆叠的控制栅和浮栅，将离子注入至源极区域；沿第二方向，在相邻的垂直堆叠栅极之间形成擦除栅；在垂直堆叠栅极远离源极区域的一侧形成选择栅；其中，相邻的闪存单元的擦除栅沿第一方向在源极区域上不连续；沿第一方向在源极区域上设置光阻层，光阻层覆盖源极区域和擦除栅，使源极区域被擦除栅覆盖的区域和未被擦除栅覆盖的区域的离子掺杂相同。本发明提供的技术方案，实现保持源极区域的崩溃电压，减少漏电，减轻源极编程电压泵的功耗，减少沟道空穴产生，提高器件可靠性。
- 一种闪存单元阵列制备工艺
- [发明专利]闪存芯片及其编程方法和测试方法-CN202211017547.3在审
-
王春明;伍峰;郭昕婕
-
北京知存科技有限公司
-
2022-08-23
-
2022-11-11
-
G11C16/14
- 本发明公开了一种闪存芯片及其编程方法和测试方法。闪存芯片包括控制器和与控制器电连接的闪存阵列，闪存阵列中多个闪存单元阵列排布；闪存芯片还包括：多条控制栅线，每条控制栅线连接一行闪存单元的第一端；多条擦除栅线，每条擦除栅线连接一列闪存单元的第二端；多条选择栅线，每条选择栅线连接一行闪存单元的第三端；控制器用于通过选择栅线向第i行闪存单元提供选择电压，以及通过擦除栅线向第j列闪存单元提供选中电压选中位于第i行第j列的待编程闪存单元时，通过控制栅线向第p行闪存单元提供预设电压，i≥1，j≥1，p≥1，且p不等于i。本发明实施例的技术方案可以减小对已编程的闪存单元产生干扰，提高了编程数据精度。
- 闪存芯片及其编程方法测试
|
