“任巨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果33个，建议您升级VIP下载更多相关专利

[发明专利]一种片上多核处理器Cache一致性协议验证方法、系统及介质-CN202010596866.9有效
发明人：罗莉;周理;潘国腾;荀长庆;冯权友;周海亮;铁俊波;欧国东;王蕾;龚锐;石伟;任巨 -专利权人：中国人民解放军国防科技大学
申请日： 2020-06-28 - 公布日： 2023-05-30 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种片上多核处理器Cache一致性协议验证方法、系统及介质，本发明方法的步骤包括：针对执行待验证Cache协议的片上多核处理器加载执行测试程序，并跟踪片上网络的Cache相关报文，并通过记录板文件记录Cache事务的生命周期；检查测试程序的运行结果是否出现错误，若出现错误，则判定Cache协议验证未通过测试，退出；否则检查记录板文件定位测试程序执行过程中的错误场景，如果找到错误场景或者记录板文件仍有未完成的Cache事务则判定Cache协议验证未通过测试；否则判定Cache协议验证通过测试。本发明能够在验证过程中精确定位错误场景，易于发现设计漏洞和错误。
一种多核处理器 cache 一致性协议验证方法系统介质

[实用新型]一种用于钢结构楼板施工的临时支撑装置-CN202222638071.7有效
发明人：陈宇奇;任巨;苏明 -专利权人：天津建工科技有限公司
申请日： 2022-10-09 - 公布日： 2023-02-28 - 主分类号： E04G25/00 文献下载
摘要：本实用新型涉及建筑施工技术领域，尤其是一种用于钢结构楼板施工的临时支撑装置，包括U型钢板，钢管，调节机构以及顶托，钢管与侧置的U型钢板垂直设置，调节机构包括套设于钢管内部的螺杆以及与螺杆螺纹连接的调节螺母，顶托位于螺杆的顶部。通过侧置的U型钢板插入H型钢的下翼缘并固定后，工作人员可以根据实际情况通过调节机构来调整顶托到合适的高度，整个装置施工简单，便于拆卸，减少脚手架租赁成本，同时解决了因砼养护周期未到，脚手架不能拆除而制约下道工序施工的难题。
一种用于钢结构楼板施工临时支撑装置

[发明专利]一种支持任意位宽数据有效数据位编码的方法和装置-CN202010441036.9有效
发明人：张剑锋;周理;龚锐;石伟;刘威;任巨;张见;曾坤;王勇;王蕾;周海亮;周宏伟;赵振宇 -专利权人：中国人民解放军国防科技大学
申请日： 2020-05-22 - 公布日： 2022-11-22 - 主分类号： G06F7/74 文献下载
摘要：本发明公开了一种支持任意位宽数据有效数据位编码的方法及装置，其中方法步骤包括对操作数的数据位进行分组；判断操作数是否有编码需求，如果无编码需求则将分组结果作为最终编码结果输出；如果有编码需求则针对分组后的操作数进行组内编码，进一步判断组内编码后的结果是否产生进位，将组内编码后的结果接收进位，并将接收进位后的结果作为最终编码结果输出；否则将组内编码后的结果作为最终编码结果输出。本发明具有高性能、开销小、易于实现、使用灵活的优点，并且实现简单，可灵活应用到现有处理器设计中。
一种支持任意数据有效编码方法装置

[发明专利]芯片引脚复用模块的验证方法、装置、设备及存储介质-CN202010441876.5有效
发明人：石伟;刘威;张剑锋;龚锐;任巨;王蕾;潘国腾;赵振宇 -专利权人：中国人民解放军国防科技大学
申请日： 2020-05-22 - 公布日： 2022-10-25 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种芯片引脚复用模块的验证方法、装置、设备及存储介质，本发明验证方法的实施步骤包括：获取芯片引脚复用模块的所有信号；分别针对芯片引脚复用模块的每一信号，根据用于验证所述信号的连通性的脚本文件对所述信号的连通性进行验证，并对其中的功能信号根据用于验证该功能信号的功能性的脚本文件对该功能信号的功能性进行验证。本发明能解决芯片引脚复用模块的验证工作既繁琐又容易出错的问题，实现芯片引脚复用模块验证的自动化，大幅度减少验证工作量，提高验证的准确性。
芯片引脚模块验证方法装置设备存储介质

[发明专利]一种基于目录的最近距离cache监听读的方法及系统-CN202010710213.9有效
发明人：罗莉;周理;潘国腾;荀长庆;周海亮;铁俊波;欧国东;王蕾;龚锐;石伟;任巨 -专利权人：中国人民解放军国防科技大学
申请日： 2020-07-22 - 公布日： 2022-09-23 - 主分类号： G06F9/54 文献下载
摘要：本发明公开了一种基于目录的最近距离cache监听读的方法及系统，本发明包括：结点簇的一个核心发出缓存使能的读命令，本地缓存不命中，本地缓存发出读共享报文，进入目录流水线；当目录命中时，选择最近距离的缓存所在结点簇号，作为监听请求报文的访问远程结点簇号；目录生成远程结点簇的缓存监听请求报文，报文目的方是该远程结点簇号，发送片上网络；片上网络传输至目的远程结点簇的目录，目录仲裁判断，直接传送缓存；远程结点簇的缓存生成监听响应报文，经片上网络传送本地缓存、最终返给发出请求的核心。本发明能够提高指令执行的效率、减少指令执行时间，尤其适用于多核、众核结构的处理器或者多核处理器直连构成的共享内存系统。
一种基于目录最近距离 cache 监听方法系统

[发明专利]一种基于遗传算法的目录控制器测试激励生成方法-CN202011019028.1有效
发明人：罗莉;周理;潘国腾;荀长庆;周海亮;铁俊波;欧国东;冯权友;王蕾;龚锐;石伟;张剑锋;刘威;任巨 -专利权人：中国人民解放军国防科技大学
申请日： 2020-09-24 - 公布日： 2022-06-03 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种基于遗传算法的目录控制器测试激励生成方法，本发明包括：S1：针对目录控制器的测试特征进行遗传算法的符号编码；S2：创建测试激励的初代种群，基于否定选择算法选择随机染色体加入种群；S3：进行变异操作生成新染色体，基于否定选择算法加入种群；S4：进行交叉操作生成新染色体，基于否定选择算法加入种群；S5：重复步骤S3‑S4直至达到最大遗传代数或出现适应度值大于等于设定阈值的染色体。本发明能够挖掘覆盖率与激励输入之间的关系，指导随机测试激励的生成，依据否定选择算法有监督选择新染色体加入种群，达到最少的冗余测试激励，尽快覆盖不同的覆盖率功能点，减少测试时间，提高了验证效率。
一种基于遗传算法目录控制器测试激励生成方法

[发明专利]一种支持可扩展处理器机间中断通信的方法和装置-CN201911070386.2有效
发明人：张剑锋;石伟;张英;龚锐;任巨;刘威;周理;铁俊波;王蕾;周宏伟;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2019-11-05 - 公布日： 2022-05-31 - 主分类号： G06F15/173 文献下载
摘要：本发明涉及微处理器的微体系结构设计领域，本发明公开了一种支持可扩展处理器机间中断通信的方法和装置，本发明通过指定的机间中断响应处理器响应任意源处理器的中断请求，步骤包括通过片上网络和处理器间高速互连接口接收中断请求后解包并缓存，缓存被调度后获取相关配置发出有效的机间中断Ack，根据缓存的信息通知对应的编号为i的计算簇控制单元；然后分别将机间中断Ack打包仲裁输出至源处理器，并通过机间中断响应处理器进行跨处理器中断响应生成机间中断响应并打包成为机间中断响应报文并发送给对应的计算簇。本发明可支持处理器数量的扩展实现处理器机间中断通信，具有高性能、开销小、易于实现、使用灵活的优点。
一种支持扩展处理器中断通信方法装置

[发明专利]一种支持中断优先级轮询仲裁派发的方法和装置-CN202010441093.7有效
发明人：张剑锋;龚锐;石伟;刘威;周海亮;周理;冯权友;杨乾明;张英;铁俊波;任巨;王蕾;周宏伟;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2020-05-22 - 公布日： 2022-05-03 - 主分类号： G06F13/26 文献下载
摘要：本发明公开了一种支持中断优先级轮询仲裁派发的方法和装置，本发明方法包括将处理器的中断分类，将每一个分类划分为至少一个分组，中断携带优先级信息；针对各个分组内的中断进行组内中断优先级轮询仲裁，如果同分类下还包含其他分组则将结果输出至组间中断优先级轮询仲裁；否则将结果输出至类间中断优先级轮询仲裁；针对各个分类下各分组的组内中断优先级轮询仲裁结果进行组间中断优先级轮询仲裁；针对多个分类的组内中断优先级轮询仲裁结果或组间中断优先级轮询仲裁结果进行类间中断优先级轮询仲裁，并将最终筛选出中断发送至处理器核。本发明具有高性能、开销小、易于实现、使用灵活的优点，并且实现简单，可灵活应用到现有处理器设计中。
一种支持中断优先级仲裁派发方法装置

[发明专利]一种透明桥和非透明桥功能可选的PCIE交换器及多主机系统-CN202010561517.3有效
发明人：刘威;龚锐;石伟;周宏伟;张剑锋;任巨;杨乾明;张见;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2020-06-18 - 公布日： 2022-04-12 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种透明桥和非透明桥功能可选的PCIE交换器及多主机系统，PCIE交换器包括透明桥、第一选择器、第二选择器、第三选择器以及非透明桥，第一选择器的固定端口作为上游端口，第一选择器的选择端口分别与透明桥的上游端口、第二选择器的一个选择端口相连，第二选择器的选择端口与透明桥的下游端口相连，第二选择器的固定端口分为两路且其中一路串接非透明桥后与第三选择器的一个选择端口相连、另一路作为非透明桥的旁路通道与第三选择器的另一个选择端口相连，第三选择器的固定端口作为PCIE交换器的一个下游端口。本发明能够实现透明桥和非透明桥功能可选，实现地址路由和ID路由兼容。
一种透明功能可选 pcie 交换主机系统

[发明专利]一种多PCIE端口的MSI中断过滤装置-CN202010560215.4有效
发明人：刘威;龚锐;石伟;周宏伟;张剑锋;任巨;杨乾明;张见;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2020-06-18 - 公布日： 2021-10-01 - 主分类号： G06F13/34 文献下载
摘要：本发明公开了一种多PCIE端口的MSI中断过滤装置，包括维序模块单元和协议转换模块，维序模块单元的维序模块包括从地址缓冲、MSI地址域匹配逻辑、边带缓冲、主地址缓冲、从数据缓冲、MSI数据缓冲、主数据缓冲、数据选择器、从响应缓冲、MSI响应缓冲、响应轮询控制模块、响应选择器、主响应缓冲、突发队列控制模块以及缓冲控制模块，协议转换模块包括端口选择器、AXI协议转换模块以及多端口轮询控制模块。本发明能够解决多PCIE端口的MSI中断顺序性问题和MSI中断唯一性问题，能够保证维序模块流出每个MSI请求之前所有的写请求都返回了响应，正确区分MSI请求是哪个节点设备发出的中断，具有可扩展性好的优点。
一种 pcie 端口 msi 中断过滤装置

[发明专利]RapidIO通信阻塞修复方法及系统-CN202010441850.0有效
发明人：龚锐;任巨;石伟;刘威;张剑锋;王蕾;潘国腾;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2020-05-22 - 公布日： 2021-07-16 - 主分类号： H04B10/03 文献下载
摘要：本发明公开了一种RapidIO通信阻塞修复方法及系统，本发明RapidIO通信阻塞修复方法包括向与第一节点进行RapidIO通信的第二节点发送复位控制符号，并监测端口初始化过程，当端口初始化过程完成后跳转执行下一步；令第一节点的系统复位信号在预设数量的时钟内有效，并在所述预设数量的时钟内，与所述第二节点重新建立连接并复位第一节点的状态机；控制第一节点中所有与RapidIO通信相关的模块进行复位。本发明能有效解决RapidIO通信阻塞问题，当通信双方在通信过程中出现RapidIO通信中断场景时，自动恢复双方通信。
rapidio 通信阻塞修复方法系统

[发明专利]一种支持单根双处理器中断通信的方法和装置-CN201911070375.4有效
发明人：张剑锋;龚锐;张英;石伟;任巨;刘威;周理;铁俊波;王蕾;周宏伟;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2019-11-05 - 公布日： 2021-03-23 - 主分类号： G06F13/24 文献下载
摘要：本发明涉及微处理器的微体系结构设计领域，具体涉及一种支持单根双处理器中断通信的方法和装置，本发明方法包括将根处理器或者非根处理器的中断请求映射到根处理器的中断控制单元，根处理器的中断控制单元分别对中断请求解包、获取相关配置、生成中断交互命令，然后将生成中断交互命令重映射至对应的根处理器或者非根处理器的目标计算簇和核的物理ID，最后打包生成中断交互命令报文并经过仲裁，在仲裁成功后通过片上网络路由后输出至根处理器的目标计算簇和核或者通过片上网络和处理器间高速互连接口传输到非根处理器的目标计算簇和核。本发明具有高性能、开销小、易于实现、使用灵活的优点，并且实现简单，可灵活应用到现有处理器设计中。
一种支持单根双处理器中断通信方法装置

[发明专利]脉冲卷积神经网络的最大池化层的近似实现方法、系统及介质-CN201910625323.2在审
发明人：王蕾;郭莎莎;康子扬;王树泉;田烁;李石明;石伟;龚锐;张剑锋;任巨;杨智杰;赵振宇;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2019-07-11 - 公布日： 2019-10-25 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种脉冲卷积神经网络的最大池化层的近似实现方法、系统及介质，本发明只依赖最大池化层的神经元的行为近似实现最大池化层的功能，实施步骤包括：按照池化窗口接收脉冲累加至上一个周期的膜电压值得到暂时的新的膜电压值；如果暂时的新的膜电压值超过预设的放电阈值则进行脉冲放电输出、并将膜电压值复位；否则将膜电压值设置为前述暂时的新的膜电压值；脉冲放电输出1的个数占总脉冲长度的比值表示最大池化层的神经元的放电频率，最大池化层的神经元的放电频率会大于等于池化窗口内神经元的最大放电频率。本发明能够在不引入额外开销的前提下，近似实现脉冲卷积神经网络的最大池化层，保证网络的分类精度和分类延迟。
池化膜电压神经元放电频率脉冲卷积神经网络近似脉冲放电输出额外开销接收脉冲累加放电分类脉冲复位预设延迟引入网络保证

[发明专利]具有面向全分布式超长指令字的高能效局部互连结构的装置-CN201410185503.0有效
发明人：杨乾明;董辛楠;文梅;任巨;张春元;施自龙;蓝强 -专利权人：中国人民解放军国防科学技术大学
申请日： 2014-05-05 - 公布日： 2017-01-18 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种面向全分布式超长指令字的高能效局部互连结构，目的是解决VLIW全互连结构消耗硬件资源多和能效较低的问题。本发明由n个功能单元通过局部互连网络连接成对称式的局部互连结构，即功能单元将结果输出供给自身以及与该功能单元具有相邻连接关系的若干个功能单元；在对称式局部互连结构中共有n个功能单元和n条总线，采用1tok局部互连结构，其中k小于等于n；1tok局部互连结构是指功能单元ALUi将结果输出至i号总线，ALUi、ALUi+1、ALUi+2、…、ALUi+k‑1的输入端与i号总线相连，能够获得i号总线上的数据；没有直接互连关系的功能单元之间采用间接通信模式。本发明在保证相当性能的情况下可以有效的降低嵌入式处理器中功能单元的互连网络面积、延迟和能耗，同时具有更好的可扩展性。
具有面向分布式超长指令能效局部互连结构装置

[发明专利]CPU和GPU共享片上高速缓存的方法及装置-CN201410147375.0有效
发明人：石伟;邓宇;郭御风;龚锐;任巨;张明;马爱永;高正坤;窦强;童元满 -专利权人：中国人民解放军国防科学技术大学
申请日： 2014-04-14 - 公布日： 2017-01-04 - 主分类号： G06F13/18 文献下载
摘要：本发明公开了一种CPU和GPU共享片上高速缓存的方法及装置，方法步骤如下：分类缓存来自CPU/GPU的访存请求；针对缓存的不同类型的访存请求进行仲裁；执行访存请求，且在执行CPU的访存请求时将访存请求的读写数据经过高速缓存；在执行GPU的访存请求时，将访存请求的读取或者写入外部存储器的读写数据绕过高速缓存，直接对外部存储器进行操作，仅当写命中高速缓存时才通知CPU内核进行作废或者更新私有数据备份。装置包括CPU请求队列、GPU请求队列、仲裁器、高速缓存流水执行单元。本发明能够同时兼顾CPU和GPU不同访问特性，具有性能高、硬件实现简单、代价小的优点。
cpu gpu 共享高速缓存方法装置

1
2
3
下一页»
尾页
共 33 条