专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果18个,建议您升级VIP下载更多相关专利
  • [发明专利]一种多核DSP芯片的多层AMBA总线架构-CN201210570212.4无效
  • 王澧;胡焰胜;于麦口;李天阳 - 中国电子科技集团公司第五十八研究所
  • 2012-12-25 - 2013-03-20 - G06F13/40
  • 本发明提供了一种多核DSP芯片的多层AMBA总线架构,包括多个DSP核、一条高速AHB程序总线、一条高速AHB数据总线、一条低速AHB数据总线、一条APB外围总线;多个DSP核都分别与高速AHB数据总线和高速AHB程序总线相连,高速AHB数据总线和高速AHB程序总线之间通过桥接器进行连通;低速AHB数据总线通过桥和高速AHB数据总线相连,还通过桥和高速AHB程序总线相连;低速AHB数据总线通过APB桥连接APB外围总线。本发明的优点是:在互联总线中引入哈佛结构,提高了总线的数据吞吐量,提升系统性能。引入分层的数据总线,将高速设备与低速设备分离于高速时钟域和低速时钟域,有效降低系统功耗。
  • 一种多核dsp芯片多层amba总线架构
  • [发明专利]一种用于仿真调试的硬件断点电路-CN201010137793.3有效
  • 蒋小梅;于麦口;肖佐楠;郑茳 - 苏州国芯科技有限公司
  • 2010-03-23 - 2010-09-29 - G06F11/36
  • 一种用于仿真调试的硬件断点电路,包括:用于存储第一断点条件信息的第一断点寄存器;第一断点比较器;用于存储第二断点条件信息的第二断点寄存器;第二断点比较器;第一断点计数器,用于设置第一断点条件发生的次数;第一与门;第一非门;第二断点计数器,用于设置第二断点条件发生的次数;第三与门;第二非门;第二与门;第四与门;第一或门,用于向微控制器发送断点请求信号。本发明可以等到某个断点条件发生N次后再给微控制器发送断点请求信号,从而给仿真调试带了很大的方便,缩短了产品开发的周期。
  • 一种用于仿真调试硬件断点电路
  • [发明专利]一种监测信号电平的实现方法-CN201010137852.7有效
  • 徐小宇;于麦口;张艳丽 - 苏州国芯科技有限公司
  • 2010-03-23 - 2010-09-29 - G06F11/30
  • 一种监测信号电平的实现方法,包括以下步骤:步骤一、根据被监测信号的高电平最大可持续时间设置报警计数器的报警阈值,根据被监测信号的干扰最大可持续时间设置干扰计数器的干扰阈值;步骤二、监测被监测信号电平,当该信号为高电平时,使能报警计数器;步骤三、判断报警计数器的计数值是否等于报警阈值;步骤四、判断报警计数器计数时被监测信号是否变为低电平;步骤五、判断干扰计数器的计数值是否等于干扰阈值;步骤六、判断在干扰计数器的计数时被监测信号是否变为高电平。本发明具有较好的抗干扰能力且电路结构简单。
  • 一种监测信号电平实现方法
  • [发明专利]一种数字锁相环-CN201010161182.2有效
  • 郑茳;肖佐楠;于麦口;陈霞;林峰 - 苏州国芯科技有限公司
  • 2010-04-22 - 2010-09-22 - H03L7/18
  • 一种数字锁相环,包括:振荡器,用于生成一个基准时钟频率;振荡控制电路;分频器;频率选择电路;所述振荡器包括:由奇数个数字反相器串联构成的第N反相器支路,该支路的输出端与第N-1标准延时单元和第N-1反相器支路的接点连接,第N反相器支路另一端与第N标准延时单元的输入端连接,第N标准延时单元的输出端与第N-1反相器支路和第N-1标准延时单元的输出端的接点连接,第N标准延时单元的控制端接收来自所述振荡控制电路的频率控制信号,第N标准延时单元的输出端并作为振荡器的输出端。本发明具有结构简单、易操作控制、频率切换时噪声小、调频范围大的优点。
  • 一种数字锁相环
  • [发明专利]一种用于调试程序的硬件断点电路-CN201010137820.7有效
  • 蒋小梅;于麦口;肖佐楠;郑茳 - 苏州国芯科技有限公司
  • 2010-03-23 - 2010-09-08 - G06F11/36
  • 一种用于调试程序的硬件断点电路,包括:用于存储第一断点条件信息的第一断点寄存器;第一断点比较器;用于存储第二断点条件信息的第二断点寄存器;第二断点比较器;断点控制寄存器,用于控制第一断点和第二断点的发生次序;第一与门;第二与门;第三与门,用于当来自第二或门的信息和第一断点条件发生信号均有效时,则输出第一断点请求信号;第四与门,用于当来自第三或门的信息和第二断点条件发生信号均有效时,则输出第二断点请求信号;第一或门,用于向微控制器发出断点请求信号。本发明可以等到某个断点条件发生后才允许其它断点发生时发送断点请求,给仿真调试带了很大的方便,缩短了产品开发的周期。
  • 一种用于调试程序硬件断点电路
  • [发明专利]一种用于调试微控制器的指令追踪控制器-CN201010137849.5有效
  • 蒋小梅;于麦口;肖佐楠;郑茳 - 苏州国芯科技有限公司
  • 2010-03-23 - 2010-08-25 - G06F11/36
  • 一种用于调试微控制器的指令追踪控制器,包括:调试控制寄存器,用于控制所述微控制器在调试模式与正常模式之间的切换;调试状态寄存器,接收所述微控制器回应的调试模式标志信号或正常模式标志信号;所述追踪计数器,用于设置调试程序的特征值,并根据自来所述微控制器的指令结束标志信号,将该追踪计数器的特征值的当前值减1;端口控制模块,该端口控制模块与所述追踪计数器、调试控制寄存器、调试状态寄存器、微控制器均为双向连接。本发明省略了内建追踪暂存模块,其电路结构简单、硬件成本低的优点。
  • 一种用于调试控制器指令追踪
  • [发明专利]一种JTAG端口控制器-CN201010126521.3有效
  • 蒋小梅;于麦口;肖佐楠;郑茳 - 苏州国芯科技有限公司
  • 2010-03-11 - 2010-07-21 - G01R31/28
  • 一种JTAG端口控制器,至少包括指令寄存器、指令解码模块、第一数据寄存器、端口寄存器、状态机控制模块、第一选通器、第二选通器、信号组合模块和信号分离模块,其中,第一选通器接受来自所述测试访问端口中数据输入端口的串行数据信息并依次从其一个输出端口输出单比特信息;信号组合模块将第一数据寄存器的第1位至最高位信息与单比特信息组合成并行数据信息;所述第一数据寄存器为上升沿触发的寄存器;所述信号分离模块,将第一数据寄存器输出的并行数据信息的第0位信息与其它位信息分离;所述端口寄存器为下降沿触发的寄存器。本发明具有在进行写操作的同时,就能实时地观测到调试过程中信息的变化的优点。
  • 一种jtag端口控制器
  • [发明专利]一种应用在基于理德-所罗门码的ECC模块上的解码方法-CN200910035790.6有效
  • 张艳丽;于麦口;郑茳;肖佐楠 - 苏州国芯科技有限公司
  • 2009-10-16 - 2010-04-21 - H03M13/15
  • 本发明涉及一种应用在基于理德-所罗门码的ECC模块上的解码方法,该方法生成解码伴随式S(x);然后运算得到错误位置多项式L(x)的系数序列loc和错误值多项式W(x)的系数序列mag;查找错误位置多项式L(x)的系数序列loc中非0符号,并根据非0符号的分布,计算所述解码数据中错误符号数目;错误符号地址求解电路通过对L(x)求根得到错误符号的地址,同时生成用于记录错误符号地址的错误位置有效信号found,并由控制模块对该错误位置有效信号found计数获得错误码数目;最后,比较所述错误码数目与所述错误符号数目。本发明能提前发现部分解码失败的情况,而且能提前预知本次解码数据中的错误符号数目,并通过将错误码数目与错误符号数目进行比较来判断解码是否成功,提高了解码纠错效率和可靠性。
  • 一种应用基于所罗门ecc模块解码方法
  • [发明专利]一种将片上仿真器时钟同步到微处理器时钟域的方法-CN200910030586.5有效
  • 徐小宇;于麦口;郑茳;肖佐楠 - 苏州国芯科技有限公司
  • 2009-04-16 - 2009-12-02 - G06F1/12
  • 本发明涉及一种将C core C310嵌入式微处理器芯片片上仿真器的时钟同步到微处理器时钟域的方法,该方法将测试时钟信号j_tclk依次经微处理器时钟域的第一寄存器和第二寄存器锁存,并将第二寄存器的输出端信号取反后和第一寄存器的输出端信号进行逻辑与运算,获得第一脉冲使能信号j_tclk_rise用于控制仿真器内寄存器对测试模式选择信号j_tms、测试数据输入信号j_tdi进行采样,同时将测试时钟信号j_tclk取反后和第二寄存器的输出端信号进行逻辑与运算,获得第二脉冲使能信号j_tclk_fall用于控制仿真器内寄存器对测试数据输出信号j_tdo进行采样,从而在单一时钟域下实现具有片上仿真器的微处理器芯片结构。
  • 一种将片上仿真器时钟同步微处理器方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top