“乔纳森·柯蒂斯·比尔德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]用于两层写时复制的方法和装置-CN201880046462.3有效
发明人： 乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁;柯蒂斯·格伦·邓纳姆 -专利权人： ARM有限公司
申请日： 2018-07-05 - 公布日： 2023-10-24 - 主分类号： G06F12/109 文献下载
摘要：提供一种系统、装置和方法，其中虚拟存储器地址范围和该范围的副本被映射到数据处理系统中的相同第一系统地址范围，直到虚拟存储器地址范围中的地址或其副本被写入为止。通用系统地址范围包括多个分区。响应于对通用地址范围的分区中的地址的写入请求，生成第二系统地址范围。第二系统地址范围被映射到与第一系统地址范围相同的物理地址，除了包含待写入的地址的分区以及其在第二系统地址范围中的相应分区被映射到不同的物理地址之外。第一层映射数据可以被存储在范围表缓冲器中，并且在生成第二系统地址范围时被更新。
用于两层写时复制方法装置

[发明专利]数据处理-CN201780072016.5有效
发明人：柯蒂斯·格伦·邓纳姆;乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁 -专利权人： ARM有限公司
申请日： 2017-11-09 - 公布日： 2023-08-18 - 主分类号： G06F9/46 文献下载
摘要：数据处理装置包括：一个或多个互连的处理元件，每个互连的处理元件被配置为执行程序任务的处理指令；相干存储器电路，该相干存储器电路存储能够由每个所述处理元件访问的一个或多个数据副本，使得由一个处理元件写入所述相干存储器电路中的存储器地址的数据与由所述处理元件中的另一处理元件从所述相干存储电路中的该存储器地址读取的数据一致；所述相干存储器电路包括用于存储能够由所述处理元件访问的数据的存储器区域，所述数据定义程序任务的一个或多个属性以及与执行该程序任务的最新实例相关联的上下文数据；该装置包括调度电路，该调度电路用于响应于由存储在所述存储器区域中的与任务对应的数据定义的一个或多个属性，由处理元件调度该任务的执行；并且执行程序任务的每个处理元件被配置为响应于对该程序任务的执行来修改所述属性中与该程序任务对应的一个或多个属性。
数据处理

[发明专利]存储器地址转换-CN201880046718.0有效
发明人： 乔纳森·柯蒂斯·比尔德;柯蒂斯·格伦·邓纳姆;罗克萨娜·鲁西托鲁 -专利权人： ARM有限公司
申请日： 2018-07-05 - 公布日： 2023-08-11 - 主分类号： G06F12/1036 文献下载
摘要：存储器地址转换装置包括：转换数据存储库，用于存储转换数据的一个或多个实例，转换数据提供地址范围边界值，这些地址范围边界值定义虚拟存储器地址空间中的相应虚拟存储器地址边界之间的虚拟存储器地址的范围，并且转换数据指示虚拟存储器地址的范围内的虚拟存储器地址与输出地址空间中的对应输出存储器地址之间的转换；检测器电路，用于检测待转换的给定虚拟存储器地址是否位于由转换数据存储库中的转换数据的实例所定义的虚拟存储器地址的范围内；其中，检测器电路被配置为：当待转换的给定虚拟存储器地址位于由转换数据存储库存储的转换数据的任何实例所定义的虚拟存储器地址的范围之外时，取回转换数据的一个或多个另外实例；以及转换电路，用于将由检测到的转换数据实例所定义的转换应用于给定虚拟存储器地址。
存储器地址转换

[发明专利]数据处理-CN201780072063.X有效
发明人：柯蒂斯·格伦·邓纳姆;乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁 -专利权人： ARM有限公司
申请日： 2017-11-09 - 公布日： 2023-07-25 - 主分类号： G06F9/46 文献下载
摘要：数据处理装置包括：一组两个或更多个处理元件，被配置来执行程序任务的处理指令；所述处理元件被配置为提供与由该处理元件执行程序任务有关的上下文数据；并且在恢复对程序任务的执行时，接收由该处理元件或另一处理元件提供的上下文数据；其中，用于执行程序任务的所述组中的下一处理元件被配置为：从前一处理元件接收所述上下文数据的第一子集来执行该程序任务，并且使用所述上下文数据的所述第一子集开始执行该程序任务；并且其中，所述下一处理元件被配置为：在该处理元件执行所述程序任务期间接收所述上下文数据的剩余的第二子集的一个或多个项。
数据处理

[发明专利]缓存暂存中继-CN202180078419.7在审
发明人：柯蒂斯·格伦·邓纳姆;乔纳森·柯蒂斯·比尔德 -专利权人： ARM有限公司
申请日： 2021-12-09 - 公布日： 2023-07-21 - 主分类号： G06F12/084 文献下载
摘要：在缓存暂存中继中，来自生产者设备的第一数据被暂存在数据处理系统的共享缓存中。该第一数据与该数据处理系统的共享存储器中的第一数据地址相关联。标识这些第一数据地址的地址模式。当从该数据处理系统的处理单元接收到对与第二数据地址相关联的第二数据的请求时，如果该第二数据地址在所标识的地址模式中，则将与所标识的地址模式中的数据地址相关联的任何数据从该共享缓存中继到该处理单元的本地缓存。该中继可包括将该数据从该共享缓存推送到该本地缓存，或者该处理单元的预取器响应于消息将该数据从该共享缓存拉取到该本地缓存。
缓存暂存中继

[发明专利]用于数据处理的方法和装置-CN201780072060.6有效
发明人：柯蒂斯·格伦·邓纳姆;乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁 -专利权人： ARM有限公司
申请日： 2017-11-09 - 公布日： 2023-05-23 - 主分类号： G06F9/48 文献下载
摘要：数据处理装置，包括：一个或多个互连的处理元件；每个处理元件被配置为执行程序任务的处理指令；每个处理元件被配置为在由该处理元件执行程序任务之后，保存与该程序任务有关的上下文数据；并且在恢复程序任务的执行时，加载由该处理元件或所述处理元件中的另一处理元件先前保存的上下文数据；每个处理元件具有相应的关联格式定义数据，以定义一组或多组数据项以包含在所述上下文数据中；所述装置包括格式选择电路，所述格式选择电路将每个所述处理元件的所述格式定义数据传送给所述处理元件中的其他处理元件，并且响应于每个所述处理元件的所述格式定义数据，确定一组公共数据项以包含在所述上下文数据中。
用于数据处理方法装置

[发明专利]用于在非均匀计算装置中进行调度的方法和设备-CN201780032597.X有效
发明人： 乔纳森·柯蒂斯·比尔德;温迪·埃尔萨瑟;埃里克·范·赫森伯根;斯蒂芬·迪斯特尔霍斯特 -专利权人： ARM有限公司
申请日： 2017-03-16 - 公布日： 2023-03-07 - 主分类号： G06F9/38 文献下载
摘要：一种用于执行指令的数据处理设备及其操作方法。所述设备包括一个或多个主机处理器，每个主机处理器具有第一处理单元和多级存储器系统。所述存储器系统的一个或多个级紧密耦合到对应的第二处理单元。至少一个主机处理器包括指令调度器，所述指令调度器根据处理单元的可用性以及在执行指令时在所述存储器系统内要使用的数据的位置选择地将指令路由到第一处理单元和第二处理单元中的至少一个。
用于均匀计算装置进行调度方法设备

[发明专利]用于维持非均匀计算装置中的数据一致性的方法和设备-CN201780032598.4有效
发明人： 乔纳森·柯蒂斯·比尔德;温迪·埃尔萨瑟;斯蒂芬·迪斯特尔霍斯特 -专利权人： ARM有限公司
申请日： 2017-03-16 - 公布日： 2023-03-07 - 主分类号： G06F12/08 文献下载
摘要：数据处理设备包括具有第一处理单元的一个或多个主机处理器、具有第二处理单元的一个或多个缓存、具有第三处理单元的非缓存存储器以及能够操作用于在执行指令程序期间维持数据顺序的重排序缓冲器。指令调度器将指令路由到处理单元。由控制逻辑维持数据一致性，该控制逻辑阻止除了所选处理单元之外的处理单元对所选处理单元使用的数据位置的访问，直到从所述重排序缓冲器释放与所述数据位置相关联的数据。如果存储在缓存中的数据已经处于修改状态，则将该数据写入存储器，否则将状态设置为修改状态。存储器控制器可以用于限制对要在上面操作的存储器位置的访问。
用于维持均匀计算装置中的数据一致性方法设备

[发明专利]数据处理系统和方法-CN201780073300.4有效
发明人： 乔纳森·柯蒂斯·比尔德 -专利权人： ARM有限公司
申请日： 2017-11-20 - 公布日： 2023-03-07 - 主分类号： G06F12/02 文献下载
摘要：数据处理系统的存储器系统包括一个或多个存储设备以及用于在多个存储区域的存储区域之间移动数据的数据重排引擎。该数据重排引擎被配置为响应于由数据处理系统的主机处理单元指定的重新排列而将存储在源存储区域中的非连续地址处的数据重新排列到目的地区域中的连续地址。重新排列的数据的描述保存在元数据存储区域中。重新排列的数据可以由一个或多个主机处理单元访问。可以通过使用布隆过滤器等来减少从目的地到源区域的数据回写。
数据处理系统方法

[发明专利]电路和方法-CN202180029022.9在审
发明人： 乔纳森·柯蒂斯·比尔德;詹姆师德·加拉;柯蒂斯·格伦·邓纳姆;罗克萨娜·鲁西托鲁 -专利权人： ARM有限公司
申请日： 2021-03-04 - 公布日： 2022-12-02 - 主分类号： G06F12/0813 文献下载
摘要：本公开提供了一种包括一组数据处理节点的电路，该一组数据处理节点包括：两个或更多个主控节点，该两个或更多个主控节点各自具有保持来自主存储器的数据项的副本的相应存储电路，数据项的每个副本与指示标识信息相关联以指示相应副本的一致性状态，该指示标识信息被配置为至少指示该副本的更新时间是否比由该主存储器保持的该数据项新；主节点，该主节点用于对数据访问操作进行序列化并控制由该一组数据处理节点保持的数据项之间的一致性，使得写入到存储器地址的数据与响应于后续访问请求从该存储器地址读取的数据一致；以及一个或多个从节点，该一个或多个从节点包括该主存储器；其中：该一组数据处理节点中的请求节点被配置为关于给定存储器地址处的给定数据项的副本将条件请求传送到该一组数据处理节点中的目标节点，该条件请求与执行条件相关联并且是将该给定数据项的该副本写入到该数据处理节点中的目的节点的请求；并且响应于该条件请求，该目标节点被配置为：(i)当该执行条件的结果为成功时，将该数据项写入到该目的节点并且将完成成功指示标识传送到该请求节点；以及(ii)当该执行条件的该结果为失败时，将完成失败指示标识传送到该请求节点。
电路方法

[发明专利]容错存储器系统-CN201980049118.4在审
发明人：莱利·杰亚保罗;罗克萨娜·鲁西托鲁;乔纳森·柯蒂斯·比尔德 -专利权人： ARM有限公司
申请日： 2019-06-26 - 公布日： 2021-03-09 - 主分类号： G06F11/10 文献下载
摘要：一种用于数据处理装置的存储器系统包括出错管理单元，存储器控制器(例如存储器管理单元或者存储器节点控制器)，以及可经由存储器控制器访问的并且被配置用于存储关键数据的一个或多个存储设备。出错管理单元检测并且纠正存储的关键数据、存储设备或者存储器控制器中的出错。可例如利用数据的拷贝或者纠错码来纠正数据出错。根据设备的故障特性来确定对于关键数据的故障保护级别，例如拷贝的数目、纠错码或者在一个或多个存储设备中的存储位置。可以监视并且动态地更新故障特性，例如差错率。
容错存储器系统

[发明专利]存储器节点控制器-CN201880046396.X在审
发明人： 乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁;柯蒂斯·格伦·邓纳姆 -专利权人： ARM有限公司
申请日： 2018-07-05 - 公布日： 2020-03-17 - 主分类号： G06F12/0817 文献下载
摘要：一种用于数据处理网络的节点的存储器节点控制器，所述网络包括至少一个计算设备和至少一个数据资源，每个数据资源通过物理地址来寻址。所述节点被配置为将所述至少一个计算设备与所述至少一个数据资源耦合。所述数据处理网络的元件经由系统地址空间来寻址。所述存储器节点控制器包括：到所述至少一个数据资源的第一接口；到所述至少一个计算设备的第二接口；以及系统地址到物理地址转换器缓存，所述系统地址到物理地址转换器缓存被配置为将所述系统地址空间中的系统地址转换为所述至少一个数据资源的物理地址空间中的物理地址。
存储器节点控制器

[发明专利]用于在数据处理系统中进行快速上下文克隆的方法和装置-CN201880046758.5在审
发明人： 乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁;柯蒂斯·格伦·邓纳姆 -专利权人： ARM有限公司
申请日： 2018-07-05 - 公布日： 2020-03-17 - 主分类号： G06F9/46 文献下载
摘要：一种数据处理系统包括：存储器系统；第一处理元件；第一地址转换器，该第一地址转换器将虚拟地址映射到系统地址；第二地址转换器，该第二地址转换器将系统地址映射到物理地址；以及任务管理单元。第一程序任务使用利用第一表而映射到第一系统地址范围的第一虚拟存储空间。第一程序任务的上下文包括第一表的地址并且第一程序任务的上下文通过创建指示从第二虚拟地址空间映射到系统地址的第二范围的第二表来克隆，其中第二范围被映射到与所述第一范围相同的物理地址直到发生写入为止，在写入发生时分配存储器并且更新第二范围的映射。所克隆上下文包括所述第二表的地址。
用于数据处理系统进行快速上下文克隆方法装置

[发明专利]用于数据处理网络的存储器系统-CN201880046355.0在审
发明人： 乔纳森·柯蒂斯·比尔德;罗克萨娜·鲁西托鲁;柯蒂斯·格伦·邓纳姆 -专利权人： ARM有限公司
申请日： 2018-07-13 - 公布日： 2020-03-06 - 主分类号： G06F12/0817 文献下载
摘要：一种数据处理网络包括：可经由系统地址空间寻址的设备的网络，所述网络包括被配置为在虚拟地址空间中执行应用的计算设备。虚拟到系统地址转换电路被配置为将虚拟地址转换为系统地址。存储器节点控制器具有：到数据资源的第一接口，所述数据资源可经由物理地址空间寻址；到所述计算设备的第二接口；以及系统到物理地址转换电路，所述系统到物理地址转换电路被配置为将所述系统地址空间中的系统地址转换为所述数据资源的物理地址空间中的对应的物理地址。所述虚拟到系统映射可以是范围表缓冲器，所述范围表缓冲器被配置为检索范围表条目，所述范围表条目包括范围的偏移地址以及虚拟地址基址和所述范围的程度的指标。
用于数据处理网络存储器系统

[发明专利]数据处理系统的执行线程之间的基于缓存的通信-CN201880024102.3有效
发明人： 乔纳森·柯蒂斯·比尔德;埃里克·范亨斯伯根 -专利权人： ARM有限公司
申请日： 2018-04-06 - 公布日： 2019-11-29 - 主分类号： G06F12/0813 文献下载
摘要：一种虚拟链路缓冲器提供处理线程或核心之间的通信。第一缓存能够由第一处理设备访问并且第二缓存能够由第二处理设备访问。互连结构耦合在所述第一缓存与所述第二缓存之间并包括链路控制器。所述第一缓存中的生产者缓存行存储由所述第一处理设备产生的数据，并且所述链路控制器将所述生产者缓存行中的数据转移到所述第二缓存中的消费者缓存行。每个新数据元素被存储在所述生产者缓存行中由存储位置或尾部指示符指示的位置处，所述存储位置或尾部指示符被存储在同一缓存行中的预定位置处。转移的数据是从所述消费者缓存行中由加载位置或头部指示符指示的位置加载的，所述加载位置或头部指示符被存储在同一消费者缓存行中的预定位置处。
缓存行缓存处理设备存储链路控制器预定位置处存储位置加载位置尾部指示缓冲器指示符指示处理线程互连结构数据转移虚拟链路耦合位置处新数据指示符加载访问通信

1
2
下一页»
尾页
共 16 条