专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果5个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN202111663842.1在审
  • 上西显宽 - 富士电机株式会社
  • 2021-12-31 - 2022-08-02 - H01L27/02
  • 提供一种半导体装置,能够防止由负电压噪声引起的栅极驱动电路的误动作。半导体装置具备:焊盘(2);控制电路(5);多个高电位侧电路区域(10u、10v、10w),多个高电位侧电路区域到焊盘的距离互不相同,且分别具有栅极驱动电路(6u、6v、6w)、置位侧电平移位器(71、73、75)、复位侧电平移位器(72、74、76)及环状布线(8u、8v、8w);置位侧布线(21),其将焊盘与置位侧电平移位器电连接;以及复位侧布线(22),其将焊盘与复位侧电平移位器电连接,其中,位于距焊盘近的一侧的环状布线(8v、8w)经由位于距焊盘远的一侧的环状布线(8u)来与置位侧布线及复位侧布线电连接。
  • 半导体装置
  • [发明专利]半导体装置-CN201510067481.2有效
  • 上西显宽 - 富士电机株式会社
  • 2015-02-09 - 2019-11-08 - H01L29/78
  • 本发明提供一种能够同时确保HVIC的耐压和pchMOSFET的电流容量均处于最佳状态的半导体装置。n型扩散区域包围高压侧阱区的周围,且与低压侧区域电气分离。n型扩散区域中设置有彼此分离的第1、第2p型扩散区域。第1p型扩散区域构成电平上拉用电平移位电路的nchMOSFET、以及高压结终端结构部的双RESURF结构。第2p型扩散区域构成电平下拉用电平移位电路的pchMOSFET的双RESURF结构。n型扩散区域的杂质浓度在1.3×1012/cm2以上2.8×1012/cm2以下。第1、第2p型扩散区域的杂质浓度在1.1×1012/cm2以上1.4×1012/cm2以下。
  • 半导体装置
  • [发明专利]半导体装置以及半导体装置的制造方法-CN201380012122.6有效
  • 上西显宽;山路将晴 - 富士电机株式会社
  • 2013-04-11 - 2017-05-17 - H01L29/06
  • 本发明为具有由双重降低表面电场构造构成的高耐压分离构造的半导体装置,具备分离低电位区和高电位区的高耐压分离构造。高耐压分离构造的平面形状为环形的带状,由直线部分和与该直线部分连接的角部分构成。在高耐压分离构造中,在n型阱区的基板正面侧的表面层,沿n型阱区的外周形成p型降低表面电场区。通过使角部分的降低表面电场区的单位面积的总杂质量相比于直线部分而减少,可以使成为角部分的耐压曲线(32)的峰值的注入剂量的位置(32a)与成为直线部分的耐压曲线(31)的峰值的注入剂量的位置(31a)一致。其结果可提高元件耐压,并抑制由于工序的偏差而导致的元件耐压的降低。
  • 半导体装置以及制造方法
  • [发明专利]半导体装置-CN201480013563.2在审
  • 上西显宽;赤羽正志 - 富士电机株式会社
  • 2014-09-01 - 2015-12-23 - H01L21/8234
  • 本发明提供一种能防止因负电压浪涌引起的高侧栅极驱动电路的误动作的半导体装置。在成为半导体层的p型块状基板(101)和第1电位(GND电位)之间连接有二极管(128),从成为第1半导体区域的n扩散区域(102)中形成的控制电路(136)通过第1电平下拉电路(139)及第1电平上拉电路(140)向成为第2半导体区域的n扩散区域(103)中形成的高侧栅极驱动电路(137)传输信号,从而能防止因负电压浪涌引起的高侧栅极驱动电路(137)的误动作。
  • 半导体装置
  • [发明专利]半导体装置-CN201380019814.3无效
  • 上西显宽 - 富士电机株式会社
  • 2013-10-10 - 2014-12-24 - H01L21/8238
  • 在设置于p型块状基板(1)的正面侧的n-扩散区域(2)的表面层,选择性地设置有p扩散区域(3)。对n-扩散区域(2)施加电源电位(VB),其上配置有高端驱动电路的PMOS(12)和钳位用PMOS(14)。对p扩散区域(3)施加中间电位(VS),其上配置有高端驱动电路的NMOS(13)。高端驱动电路以中间电位(VS)为基准电位,以中间电位(VS)与电源电位(VB)之间的电位进行动作。钳位用PMOS(14)的阈值电压为-0.1V~-0.6V左右。钳位用PMOS(14)的p+源极区域(41)和栅电极(46)与VB电极(2b)连接。钳位用PMOS(14)的p+漏极区域(42)与VS电极(3b)连接。由此,能够防止因浪涌而导致的破坏。
  • 半导体装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top