“G06F13/37”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果59个，建议您升级VIP下载更多相关专利

[发明专利]一种采用AXI总线访问host的方法、系统、芯片及存储介质-CN202310907235.8在审
发明人：萧启阳;摆海龙 -专利权人：深圳云豹智能有限公司
申请日： 2023-07-21 - 公布日： 2023-10-17 - 主分类号： G06F13/37 文献下载
摘要：本发明公开了一种采用AXI总线访问host的方法，其包括步骤：通过输入接口接收针对一个host的写操作命令，将所述写操作命令缓存在命令虚拟输出队列中与所述host对应的命令列表中；采用轮转调度的方式调度所述写操作命令；将所述写操作命令中的数据缓存在一数据虚拟输出队列中与所述host对应的数据列表中；采用独享分发结合共享分发的方式，将所述写操作命令的写地址信息及控制参数发送给对应的host，以进行写操作执行处理；接收host返回的写操作执行响应，并发送给输出接口。本发明还公开了相应的系统、芯片及存储介质。实施本发明，可以提高AXI访问的效率以及安全性。
一种采用 axi 总线访问 host 方法系统芯片存储介质

[发明专利]共享数据总线上未使用的单位间隔的定时调整-CN202280013209.4在审
发明人：尼廷·克瓦特拉 -专利权人：思睿逻辑国际半导体有限公司
申请日： 2022-01-20 - 公布日： 2023-10-03 - 主分类号： G06F13/372 文献下载
摘要：对在共享总线上通信的设备进行校准能够帮助减少总线上的冲突和由此产生的数据丢失。例如，可以调整共享总线上从一个设备到另一个设备的数据传输定时，以补偿共享总线上的延迟。例如，传输设备可以调整传输的时间，使其比编程时间早，调整量与已知延迟成比例，从而使信号在编程时间到达接收设备。当调整无法获得期望的对齐或者将在共享数据总线上引起冲突时，可以调整定时以延迟传输，而不是提前传输，使得调整后的传输时间导致接收设备处在编程时间之后的未使用的时间窗中接收信号。
共享数据线上使用单位间隔定时调整

[发明专利]接口控制方法、装置、电子设备及存储介质-CN202310545670.0有效
发明人：陈星宇 -专利权人：上海励驰半导体有限公司
申请日： 2023-05-15 - 公布日： 2023-08-22 - 主分类号： G06F13/376 文献下载
摘要：本公开提供了一种接口控制方法、装置、电子设备及存储介质，所述方法包括：响应于第一指令，两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核；第一处理器核关闭与第一接口之间的信息交互功能，对第一接口使用的指示信息进行修改，使指示信息标示第二处理器核对第一接口的使用使能，两个以上的处理器核中的其余处理器核对第一接口的使用去使能；第一处理器核通过核间通信通道将指示信息向第二处理器核发送；第二处理器核检测到指示信息标示第二处理器核对第一接口的使用使能，开启与第一接口之间的信息交互功能。本公开不会导致多处理器核对物理串口的使用冲突，且保证了物理串口的使用效率。
接口控制方法装置电子设备存储介质

[发明专利]一种IIC地址冲突防护控制电路、装置及控制方法-CN202310554597.3在审
发明人：张军;段双成;黄万周;钟佰桢;黄金周 -专利权人：深微光电科技（深圳）有限公司
申请日： 2023-05-16 - 公布日： 2023-08-18 - 主分类号： G06F13/376 文献下载
摘要：本发明公开了一种IIC地址冲突防护控制电路、装置及控制方法，电路包括：主控制器、电源输入模块、第一从机、第二从机、第一上拉电阻、第二上拉电阻及第三上拉电阻；主控制器的第一GPIO引脚与第一上拉电阻的第一端及第一从机电连接，第一上拉电阻的第二端与电源输入模块电连接；主控制器的第二GPIO引脚与第二上拉电阻的第一端及第二从机电连接，第二上拉电阻的第二端与电源输入模块电连接；主控制器的第三GPIO引脚分别与第三上拉电阻的第一端、第一从机及第二从机电连接，第三上拉电阻的第二端与电源输入模块电连接；第一GPIO引脚及第二GPIO引脚用作SCL时钟线，第三GPIO引脚用作SDA信号线。本发明有PIN引脚占用少、减少PCB板占用空间及降低访问延时的优点。
一种 iic 地址冲突防护控制电路装置控制方法

[实用新型]BMS主控板、BMS系统及电池包-CN202223577503.4有效
发明人：何德娇;杨红新;张建彪;仇惠惠;常一鸣;张羽;樊宇轩 -专利权人：章鱼博士智能技术（上海）有限公司
申请日： 2022-12-30 - 公布日： 2023-07-14 - 主分类号： G06F13/37 文献下载
摘要：本实用新型提供了一种BMS主控板、BMS系统及电池包，本实用新型的BMS主控板上设有MCU，以及与MCU相连的桥接模块；桥接模块包括周边具有引脚单元的子板，以及设于子板上的用于安装桥接芯片的安装区域，引脚单元中的若干引脚定义固定并用于与桥接芯片上对应的若干引脚相连。本实用新型所述的BMS主控板，通过使桥接模块包括周边具有引脚单元的子板，并于子板上设置有安装桥接芯片的安装区域，便于针对不同的AFE芯片，有选择性的将引脚单元的若干引脚与不同的桥接芯片上相对应的若干引脚相连，从而便于实现多种AFE菊花链采集方案的适配，以达到最小变动量实现工作需求的目的，且结构简单，具有较好的实用性。
bms 主控系统电池

[发明专利]一种多处理器总线通讯系统与通讯方法及卫星器载计算机-CN202310259834.3在审
发明人：李婷;沈欣;何小青;佘星星;宛霁;刘曦 -专利权人：西安微电子技术研究所
申请日： 2023-03-16 - 公布日： 2023-06-27 - 主分类号： G06F13/376 文献下载
摘要：本发明公开一种多处理器总线通讯系统与通讯方法及卫星器载计算机，该通讯系统包括若干处理器以及FPGA模块；FPGA模块包括总线仲裁模块、双机FIFO模块、处理器接口控制模块以及功能模块；若干处理器与总线仲裁模块通讯连接；双机FIFO模块与所述总线仲裁模块通讯连接，双机FIFO模块用于存储当前当班处理器当班时的操作数据，并将存储的数据交换给下一当班处理器；处理器接口控制模块的信号输入端与总线仲裁模块通讯连接，处理器接口控制模块的信号输出端与若干功能模块通讯连接。总线仲裁模块实时监控任一处理器的状态，切换当班处理器总线给FPGA，双机FIFO模块实现不同当班处理器之间操作数据的存储和交换，实现多个处理器与单个FPGA的通信需求。
一种处理器总线通讯系统方法卫星计算机

[发明专利]多处理器外设复用电路及其复用方法-CN202111278153.9有效
发明人：邵龙;马力科 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2021-10-30 - 公布日： 2023-06-16 - 主分类号： G06F13/376 文献下载
摘要：本发明公开的一种多处理器外设复用电路及其复用方法，能够避免多处理器同时访问同一外设冲突。本发明通过下述技术方案实现：在可编程逻辑单元PLU中，每个PUPLUIF总线读写器都设有共享外设锁定控制寄存器、共享外设锁定状态寄存器和外设控制及状态寄存器组。共享外设锁定控制寄存器、共享外设锁定状态寄存器连接共享外设锁定判决器，外设控制及状态寄存器组连接相连多路复用选择器，多路复用选择器串联执行器与外设相连；PUPLUIF总线读写器x接收到PUx的访问信号后，将数据写入共享外设锁定控制寄存器x或者外设控制及状态寄存器组x；或者接收到PUx的访问信号后，将共享外设锁定状态寄存器x或者外设控制及状态寄存器组x值返回PUx。
处理器外设用电及其方法

[发明专利]节点与用户接口板通信方法、装置、电子设备和存储介质-CN202310061508.1有效
发明人：陈江;李平 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-01-19 - 公布日： 2023-05-30 - 主分类号： G06F13/376 文献下载
摘要：本申请公开了一种节点与用户接口板通信方法、装置、电子设备和存储介质，涉及计算机技术领域。方法包括：用户接口板的复杂可编程逻辑器件获取用户接口板状态数据；用户接口板的复杂可编程逻辑器件每间隔第一预设时间通过第二两线式串行总线对所有存储控制器节点发起轮询，获取每个存储控制器节点的节点状态数据，并同时将用户接口板状态数据同步至每个存储控制器节点；存储控制器节点内部的复杂可编程逻辑器件在每次完成与用户接口板的复杂可编程逻辑器件通过第二两线式串行总线通信之后，存储控制器节点将节点状态数据对应的寄存器的设置更改为无效值。本申请能够优化节点与用户接口板间的通信方法，简化设计复杂度，降低成本。
节点用户接口通信方法装置电子设备存储介质

[发明专利]电子控制装置及通信设备-CN201780057339.7有效
发明人：岩泽宽;广津铁平;渡部光彦 -专利权人：日立安斯泰莫株式会社
申请日： 2017-10-24 - 公布日： 2023-05-05 - 主分类号： G06F13/37 文献下载
摘要：本发明提供能在抑制制造成本的同时鉴定连接至总线的通信设备的顺序的电子控制装置等。本发明中，端口(111)上连接总线线路(2)的一端，端口(112)上连接总线线路(2)的另一端。总线线路(2)上连接多个下位ECU(301～304)。电流传感器(CS)分别测定因多个下位ECU(301～304)的各方对总线线路(2)施加电流而流至端口(111)的电流(Is1)以及流至端口(112)的电流(Is2)。上位控制器(12)根据针对多个下位ECU(301～304)的各方测定出的电流(Is1)和电流(Is2)，来鉴定多个下位ECU(301～304)在总线线路(2)上的顺序。
电子控制装置通信设备

[发明专利]计算设备、I2C总线解锁死方法及存储介质-CN202211481475.8在审
发明人：李天涵 -专利权人：超聚变数字技术有限公司
申请日： 2022-11-24 - 公布日： 2023-04-18 - 主分类号： G06F13/376 文献下载
摘要：本申请实施例公开了一种计算设备、I2C总线解锁死方法及存储介质。该方法包括：获取锁死所述I2C总线的从设备的类型；若所述从设备为第二类从设备，主设备向所述从设备发送解锁命令，以解锁所述I2C总线；若所述从设备为第一类从设备，通过所述控制电路关断与所述从设备对应的第一开关管，以隔离所述从设备与所述主设备之间的通信，以解锁所述I2C总线。本申请实施例有利于提高解锁I2C总线锁死的效率。
计算设备 i2c 总线解锁方法存储介质

[发明专利]用于ZQ校准的基于定时的仲裁器系统和电路-CN201780074270.9有效
发明人：潘栋 -专利权人：美光科技公司
申请日： 2017-08-15 - 公布日： 2023-04-11 - 主分类号： G06F13/372 文献下载
摘要：提供用于基于定时的ZQ校准的仲裁器电路的系统和设备。实例系统包含电阻器和多个芯片。所述多个芯片中的每一个进一步包含耦合到所述电阻器的端子、存储定时信息的寄存器，以及仲裁器电路，所述仲裁器电路经配置以至少部分地基于存储在所述寄存器中的所述定时信息确定所述电阻器是否是可用的。存储在所述多个芯片的每一相应芯片的所述寄存器中的所述定时信息对于所述多个芯片当中的所述相应芯片是唯一的。
用于 zq 校准基于定时仲裁系统电路

[发明专利]一种监护仪及其插件识别方法、装置及系统-CN202111111016.6在审
发明人：杨勇;李江;杨建楠;袁红连;王欢;尹秋菊;孙丽花 -专利权人：康泰医学系统（秦皇岛）股份有限公司
申请日： 2021-09-18 - 公布日： 2023-03-24 - 主分类号： G06F13/376 文献下载
摘要：本发明公开了一种监护仪及其插件识别方法、装置及系统，应用于设有端口通信板的监护仪，端口通信板上设有多个用于接入插件的端口，该方法包括：接收端口通信板发送的数据包信息，数据包信息包括插件类型、端口号及数据信息；数据包信息为端口通信板按照规则对从端口获取的数据信息进行打包处理后得到的；依据数据包信息识别端口通信板的当前端口所产生事件的事件类型；当事件类型为插入事件时，根据与其他已产生插入事件的端口对应的插件类型判断当前端口与其他端口是否发生冲突，若未发生冲突，则对数据包信息进行分析处理；本发明在使用过程中无需更换监护仪，使用灵活方便、扩展性较高、适用范围广，有利于降低设备整体成本。
一种监护及其插件识别方法装置系统

[发明专利]数据传输方法、装置、计算机设备和存储介质-CN202110382596.6有效
发明人：王浩宇;蒋忠平 -专利权人：上海联影微电子科技有限公司
申请日： 2021-04-09 - 公布日： 2023-03-24 - 主分类号： G06F13/37 文献下载
摘要：本申请涉及一种数据传输方法、装置、计算机设备和存储介质。所述方法包括：获取多个通道的输入数据，并将各通道的输入数据存入多个预设的数据缓存器中；判断至少一个数据缓存器中的数据量和预设阈值的关系，得到判断结果；根据判断结果，确定将各数据缓存器中的数据传入对应的信号接口。采用本方法能够避免数据的拥堵，从而避免了由于数据的拥堵造成的数据丢帧的问题。
数据传输方法装置计算机设备存储介质

[发明专利]一种基于RS485通讯协议的高效数据采集方法-CN201910795356.1有效
发明人：袁晓勇;王少侠;谢斌辉;柳林耿;黄学玲 -专利权人：深圳市中物互联技术发展有限公司
申请日： 2019-08-27 - 公布日： 2023-03-24 - 主分类号： G06F13/374 文献下载
摘要：本发明属于远程数据采集技术领域，提供了一种基于RS485通讯协议的高效数据采集方法。本发明的一种基于RS485通讯协议的高效数据采集方法，包括，S1：对RS485总线上所有设备的参数设定访问优先级；S2：设备数据访问行为进行封装；S3：将所有设备参数形成访问对象链表；S4：根据预先设定的设备参数访问优先级，对访问对象链表循环检索获取设备参数，并进行应用处理。本发明在无需对RS485总线进行电气改造或加设RS485总线的前提下，通过对RS485总线上所有设备的参数进行访问优先级设定，按设定的访问优先级对设备参数进行访问，使得各种优先级的设备数据能够得到相对满意的数据更新率，提高控制系统整体的事件响应速度，降低控制系统的建设和维护成本。
一种基于 rs485 通讯协议高效数据采集方法

[发明专利]一种多路传输数据总线冗余同步通信方法-CN202011358486.8有效
发明人：赵亮;王勇;曹振兴;谭沛;栾丽;焦胜利 -专利权人：山东航天电子技术研究所
申请日： 2020-11-27 - 公布日： 2023-03-24 - 主分类号： G06F13/374 文献下载
摘要：本发明所述的多路传输数据总线冗余同步通信方法，用于多模冗余计算机的1553B总线控制器接口冗余方法，以期解决现有多模冗余容错计算机1553B总线控制器接口单点化和重构恢复时工作状态恢复时间过长的问题，并能够扩展多种机型冗余容错系统。每个CPU所在的单机均有独立的总线通信芯片，1553B总线工作模式均配置为BC模式，均接入总线通信网络；通讯机制包括，在任一时刻只应有一个终端对总线系统实行控制，即任一时刻总线上只能有一个活动BC；1553B通信序列的最小单元为消息，消息中指令字为BC发送，而状态字为RT发送，消息传输序列决定BC不发送则不会接收RT反馈；RT响应有效指令字的间隔时间为4‑12us，最小无响应超时为14us，BC发送字后2us开始检测RT响应。
一种传输数据总线冗余同步通信方法

1
2
3
4
下一页»
尾页
共 59 条