[发明专利]闪存通道控制器的消息处理方法、装置、设备及可读介质

说明书

本发明公开了闪存通道控制器的消息处理方法，包括以下步骤：接收读请求消息，并基于所述读请求消息向缓存控制器发送内存地址申请消息；基于所述读请求消息执行读操作，并判断向所述缓存控制器申请内存地址是否成功；以及响应于向所述缓存控制器申请内存地址成功，则基于所述内存地址执行数据传输操作。本发明还公开了闪存通道控制器的消息处理装置、计算机设备和可读存储介质。本发明采用提前申请内存地址的方式，在数据传输前增加对内存地址是否申请成功的判断，实现对读命令和内存地址申请的并行处理，节省了内存地址申请时间，减小了读耗时，提升了产品性能。

技术领域

本发明涉及数据传输技术领域，尤其涉及闪存通道控制器的消息处理方法、装置、设备及可读介质。

背景技术

现有的FCC(Flash channel controller，闪存通道控制器)实现一个命令的流程包括：

由LUN(Logical Unit Number，逻辑单元号)接收、解析消息，并根据消息内容初始化上下文(context)；

如果需要闪存通道控制器自己申请内存地址(buffer)，则发送内容地址申请请求(request)给缓存控制器(BM，Buffer Manager)；

缓存控制器申请内存地址，并将申请好的内存地址返回闪存通道控制器；

闪存通道控制器继续根据消息内容执行对应命令；

执行完成后返回完成消息，继续获取下一请求，并进行处理。

闪存通道控制器在申请内存地址到收到内存地址申请完成消息这段时间处理处于空闲状态，即必须等内存地址申请完成后才能继续执行命令。这样大大增加了闪存通道控制器处理请求的总耗时，对闪存通道控制器完全执行一个指令所需的时钟周期(Latency)有较大影响，进而影响产品其他关键性能指标，如IOPS(Input/OutputOperations Per Second，每秒进行读写操作的次数)、带宽等。

发明内容

有鉴于此，本发明实施例的目的在于提出闪存通道控制器的消息处理方法、装置、设备及可读介质，采用提前申请内存地址的方式，在数据传输前增加对内存地址是否申请成功的判断，实现对读命令和内存地址申请的并行处理，节省了内存地址申请时间，减小了读耗时，提升了产品性能。

基于上述目的，本发明实施例的一方面提供了闪存通道控制器的消息处理方法，包括以下步骤：接收读请求消息，并基于所述读请求消息向缓存控制器发送内存地址申请消息；基于所述读请求消息执行读操作，并判断向所述缓存控制器申请内存地址是否成功；以及响应于向所述缓存控制器申请内存地址成功，则基于所述内存地址执行数据传输操作。

在一些实施方式中，方法还包括：响应于向所述缓存控制器申请内存地址不成功，则返回内存地址申请失败异常。

在一些实施方式中，方法还包括：响应于向所述缓存控制器申请内存地址不成功，则重新基于所述读请求消息向所述缓存控制器发送内存地址申请消息，并重新判断向所述缓存控制器申请内存地址是否成功。

在一些实施方式中，接收读请求消息，并基于所述读请求消息向缓存控制器发送内存地址申请消息包括：接收读请求消息，并检查所述读请求消息是否合法；若是所述读请求消息合法，则基于所述读请求消息向缓存控制发送内存地址申请消息。

在一些实施方式中，基于所述读请求消息执行读操作，并判断向所述缓存控制器申请内存地址是否成功包括：基于所述读请求消息执行读操作，并判断所述读操作是否执行完成；若是所述读操作执行完成，则进一步判断向所述缓存控制器申请内存地址是否成功。

在一些实施方式中，判断所述读操作是否执行完成包括：判断数据是否已从内存到寄存器；响应于数据从内存到寄存器，则确认所述读操作执行完成。