[发明专利]一种多通道时间交织模拟数字转换器及其使用方法

说明书

本发明公开了一种一种多通道时间交织模拟数字转换器包括：至少一校正信号产生电路，用于产生内置校正信号；至少一误差参数提取电路，用于从校正信号通过所述TI‑ADC系统后采样获得的输出信号中获得系统各通道误差参数；其中，所述误差参数提取电路的算法通过将产生的校正信号输入所述TI‑ADC系统，从输出端采集各通道转化后的数字信号，可以得到所述TI‑ADC系统对矫正信号采样后的频谱，该频谱包含了所述TI‑ADC系统中各个通道误差参数引入的杂散频谱分量；至少一误差信号补偿电路，用于实时误差补偿，根据误差提取算法得到的误差参数；该多通道时间交织模拟数字转换器不采用外部电路。

技术领域

本发明涉及模拟数字转换技术领域，特别涉及一种模拟数字转换器，尤其是一种多通道时间交织模拟数字转换器及其使用方法。

背景技术

时间交织模拟数字转换器ADC在带宽电子系统中的地位日趋重要。为了突破现有芯片工艺技术对于ADC速度、精度和功耗的一个综合限制，产业是试图用多个较慢的ADC在时间上并行运行以达到较高的采样速率。误差是因为不同的通道在流片生产时无法保证完全的一致，因此很多参数存在不统一。多通道时间交织模拟数字转换器的介绍可以参考W.C.Black and D.A.Hodges,“Time interleaved converter arrays,”IEEE J.Solid-State Circuits,vol.15,no.6,pp.1022–1029,Dec.1980.。

目前，业界主要考虑三个误差：

(1)DC偏移误差

(2)增益误差

(3)时钟偏斜误差

以上误差主要根据根据N.Kurosawa,H.Kobayashi,K.Maruyama,H.Sugawara,andK.Kobayashi,“Explicit analysis of channel mismatch effects in time-interleaved ADC systems,”IEEE Trans.Circuits Syst.I,Fundam.Theory Appl.,vol.48,no.3,pp.261–271,Mar.2001.得出。

因为不同通道之间存在误差，导致转换结果无法等价于一个单通道的转换结果，即转换结果会被引入一些不合适的信号，只有消除这些不合适的信号才能更好的利用多通道时间交织这一种ADC架构。

现存的数字转换器误差校正可以分为两类基于时域上操作的技术和基于频域上操作的技术。

其中，时域方法的核心思想是通过某些技术操作获得一个相对可以作为标准的ADC采样结果，然后通过对不同通道ADC采样结果进行比对，可以得到各个ADC通道在采用过程中引入的误差值，得到的相应误差值可以在输出端进行误差补偿以提高系统的性能。时域方法中现存主要技术有：1.增加参考ADC通道(B.Xu and Y.Chiu,“Comprehensivebackground calibration of timeinterleaved analog-to-digital converters,”IEEETrans.Circuits Syst.I,Reg.Papers,vol.62,no.5,pp.1306–1314,May 2015.)[1]；以及2.基于输入信号统计特性(N.L.Dortz et al.,“A 1.62GS/s Time-Interleaved SAR ADCwith fully digital background mismatch calibration achieving interleavingspurs below 70dBFS,”in IEEE ISSCC Dig.Tech.Papers,Feb.2014,pp.386–388)[2]。