[发明专利]配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法

权利要求书

1.配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路，其特征是：由第1-PMOS管、第1-MIM电容器、第1-NMOS管、第3-NMOS管、第5-NMOS管、第3-PMOS管和第2-PMOS管、第2-MIM电容器、第2-NMOS管、第4-NMOS管、第6-NMOS管、第4-PMOS管、像素输出电极寄生电容器采用工作电压在2.5V～6.5V范围的MOS管、MIM电容器、像素输出电极组成，且像素输出电极的面积不少于像素电路占用硅基面积的85％，且还配置有：第1选择控制线、第2选择控制线、扫描寻址线、第1偏置电压供给线、第2偏置电压供给线、第1模拟电平线、第2模拟电平线、第1测试控制线、第2测试控制线、第1连接线、第2连接线、第3连接线、第4连接线、第5连接线、电源供给线、接地线；

所述第1模拟电平线、所述第1-PMOS管、所述第1-MIM电容器、所述第1连接线连接成能将所述第1模拟电平线上的电信号输入所述第1-MIM电容器的第1存储电路；所述第1-MIM电容器的一端连接所述接地线，另一端通过所述第1连接线连接所述第1-PMOS源极和所述第3-NMOS栅极；

所述第2模拟电平线、所述第2-PMOS管、所述第2-MIM电容器、所述第2连接线连接成能将所述第2模拟电平线上的电信号输入所述第2-MIM电容器的第2存储电路；所述第2-MIM电容器的一端连接所述接地线，另一端通过所述第2连接线连接所述第4-NMOS栅极和所述第2-PMOS源极；

所述第1-NMOS管、所述第3-NMOS管连接成能将所述第1连接线上的电信号输出至所述第3连接线上、且输出电压增益不低于0.8的第1-NMOS型共漏放大电路；

所述第2-NMOS管、所述第4-NMOS管连接成能将所述第2连接线上的电信号输出至所述第4连接线上、且输出电压增益不低于0.8的第2-NMOS型共漏放大电路；

所述第3连接线、所述第5-NMOS管、所述第5连接线、所述第6-NMOS管、所述第4连接线与由所述像素输出电极与周边相邻且连通至所述接地线的非接触导体之间构成的所述像素输出电极寄生电容器连接成输出控制电路，且所述第5-NMOS管、所述第6-NMOS管分别被所述第1选择控制线、所述第2选择控制线上的信号控制将所述第3连接线上的电信号、所述第4连接线上的电信号交替传输至所述第5连接线，且所述第5连接线连通至所述像素输出电极；

所述第1模拟电平线、所述第3-PMOS管、连通所述像素输出电极的所述第5连接线、所述第4-PMOS管、所述第2模拟电平线串联形成测试控制电路，且所述第3-PMOS管、所述第4-PMOS管分别被所述第1测试控制线、所述第2测试控制线上的信号控制有选择地将所述像素输出电极上的电信号传输至所述第1模拟电平线、所述第2模拟电平线；

电路连接方式如下：

在所述第1存储电路中，所述第1-PMOS漏极与所述第1模拟电平线相连接，且所述第1-PMOS栅极与所述扫描寻址线相连，且所述第1-PMOS源极、所述第1-MIM电容上极板均与所述第1连接线相连接，且所述第1-MIM电容下极板与所述接地线相连接；

在所述第2存储电路中，所述第2-PMOS漏极与所述第2模拟电平线相连接，且所述第2-PMOS栅极与所述扫描寻址线相连，且所述第2-PMOS漏极、所述第2-MIM电容上极板均与所述第3连接线相连接，且所述第2-MIM电容下极板与所述接地线相连接；

在所述第1-NMOS型共漏放大电路中，所述第3-NMOS栅极与所述第1连接线相连接，且所述第3-NMOS源极与所电源供给线相连接，且所述第1-NMOS漏极与所述接地线相连接，且所述第1-NMOS栅极连接至所述第1偏置电压供给线，且所述第1-NMOS源极、所述第3-NMOS漏极、所述第3连接线之间相互连通；

在所述第2-NMOS型共漏放大电路中，所述第4-NMOS栅极与所述第2连接线相连接，且所述第4-NMOS源极与所电源供给线相连接，且所述第2-NMOS漏极与所述接地线相连接，且所述第2-NMOS栅极连接至所述第2偏置电压供给线，且所述第2-NMOS源极、所述第4-NMOS漏极、所述第4连接线之间相互连通；

在所述输出控制电路中，所述第5-NMOS漏极与所述第3连接线相连接，且所述第6-NMOS漏极与所述第4连接线相连接，且所述第5-NMOS栅极连接至所述第1选择控制线，且所述第6-NMOS栅极连接至所述第2选择控制线，且所述像素输出电极、所述第5-NMOS源极、所述第6-NMOS源极均与所述第5连接线相连接，且所述像素输出电极与周边相邻且连通至所述接地线的非接触导体之间构成所述像素输出电极寄生电容器；

在所述测试控制电路中，所述第3-PMOS源极与所述第1模拟电平线相连接，且所述第4-PMOS源极与所述第2模拟电平线相连接，且所述第3-PMOS栅极连接至所述第1测试控制线，且所述第4-PMOS栅极连接至所述第2测试控制线，且所述第3-PMOS漏极、所述第4-PMOS漏极均与连接着所述像素输出电极的所述第5连接线相连接。