[发明专利]基于相关性和高斯过程回归的设计空间参数迁移学习方法

说明书

本发明公开了基于相关性和高斯过程回归的设计空间参数迁移学习方法，包括：(1)合理地将相关性算法融入到不同工艺下的设计空间探索中，关联不同工艺下的评估目标的相关性；使得在先进工艺下的设计空间探索的时间大大减小，并且通过以前工艺下的最优化设计有效的找到先进工艺下的最优化设计。(2)利用高斯过程回归的输出为高斯过程的均值和方差的优点，用具有相关性的各个工艺下的数据来拟合高斯过程，并可以有效地输出先进工艺下的设计参数的概率分布。(3)通过汤普森采样获得表现最优的设计参数，良好平衡多目标的最佳设计参数。本发明将此技术应用到EDA流程中，可以大大缩短寻找最优化设计的时间，并且能够有效的权衡各个目标。

技术领域

本发明涉及一种设计空间探索技术，具体为基于相关性和高斯过程回归的设计空间参数迁移学习，属于EDA设计技术领域。

背景技术

随着半导体工艺的发展和工艺结点的不断减少，越来越多的器件或者逻辑门被集成到一颗芯片上。根据摩尔定律，如图1所示，到2020年，一颗芯片将最多可集成百亿级晶体管。如此具有数量庞大晶体管的集成电路给集成电路电子设计自动化(Electronic DesignAutomation，EDA)带来巨大的挑战。

集成电路自动化设计主要分为前端设计，逻辑综合，物理设计和验证。逻辑综合和物理设计过程中需要工程师指定或者尝试各种约束和策略来满足设计需求。在超大规模集成电路中，拥有亿门级以上的电路在使用现有集成电路EDA工具非常耗时，逻辑综合和物理设计的设计空间非常庞大，以至于无法在该设计空间中遍历所有的设计点。针对此问题，采用基于Copula的设计空间参数迁移学习，大大减少仿真的时间以及参数的设计空间大小，在此基础上即可快速找到全局最优化设计。

设计空间探索有多种传统方法，包括基于离线模型优化、基于仿真的优化和贝叶斯优化。基于离线模型优化方法是根据历史数据进行回归，根据历史数据来预测估计值，该方法不能保证数据的准确性。基于仿真优化方法将性能视为黑盒功能，采用元启发式方法，如遗传算法等，该方法收敛缓慢，优化时间较长。贝叶斯优化通过选择采集函数中性能最差的点，并对此点进行仿真获取目标真实值，并更新数据集和统计模型，将该最差的点进行优化；经过多次迭代，统计模型可以统计出参数和目标之间的非线性关系，EDA中，设计空间大，且仿真次数多，耗时严重，最终的优化时间较长。

文献[1]中将系统的概率模型分解为分层组件，并使用该模型提高此设计空间探索问题的优化速度。随着人们对高层次综合(HLS)的兴趣日益浓厚，文献[2-4]考虑如何对这种硬件生成器的行为进行建模来加速探索复杂的设计空间。帕累托最优边界为设计师提供了一系列好的折衷点，为了获得更准确的值，文献[5-6]考虑了基于模型的设计空间抽样，以构造帕累托最优设计集。

[1]Lo C,Chow P.Hierarchical Modelling of Generators in Design-SpaceExploration.2020 IEEE 28th Annual International Symposium on Field-Programmable Custom Computing Machines(FCCM).May 2020:186-194.

[2]S.Liu,F.C.Lau and B.C.Schafer,Accelerating FPGA Prototypingthrough Predictive Model-Based HLS Design Space Exploration,2019 56th ACM/IEEE Design Automation Conference(DAC),Las Vegas,NV,USA,2019,pp.1-6.