[发明专利]一种忆阻器交叉阵列

说明书

本发明实施例提供了一种忆阻器交叉阵列，包括：忆阻器基本单元，控制导线；所述忆阻器基本单元包括：忆阻器、MOS管；所述控制导线包括：横向的字线、纵向的位线、MOS管栅极控制线；所述字线作为所述忆阻器交叉阵列的激励电压输入端；其中，奇数行的字线输入的激励电压从所述忆阻器交叉阵列的一侧输入，偶数行的字线输入的激励电压从所述忆阻器交叉阵列的另一侧输入，在每一列忆阻器的电导相同的条件下，所述忆阻器交叉阵列每一列位线最终输出的电流相等或相近。本发明实施例提供的忆阻器交叉阵列，使每一列受到的线寄生电阻影响相似，避免了线寄生电阻影响的累加，各列位线最终输出的电流更加接近，减少了线寄生电阻对阵列的计算准确度的影响。

技术领域

本发明涉及半导体器件技术领域，特别是涉及一种忆阻器交叉阵列。

背景技术

忆阻器，全称记忆电阻器。忆阻器的电阻会随着流经自身的电流量而改变，而且就算电流停止了，它的电阻仍然会停留在之前的值，直到通入到反向的电流，它的阻值记忆才会被抹除并重新赋值。因此，控制流经忆阻器的电流的变化可改变忆阻器的阻值。忆阻器的非易失记忆特性使其具备数据存储能力，而其电导状态可调节的能力使其具备数值计算能力，二者相结合使忆阻器可在同一位置实现计算与存储的融合，具有广阔的应用前景。

大量的忆阻器通过微观的电路相互连接,组成忆阻器阵列。相关技术提出使用忆阻器交叉阵列来实现向量和矩阵乘法，利用输出电流的大小实现等效计算。但是基于目前的材料和制造工艺，忆阻器交叉阵列的电路结构中不可避免地存在线寄生电阻和线寄生电容等非理想因素，使得电路导线上存在压降，即，IR压降(IR-DROP)效应。该效应会导致输入激励电压的导线的起始端和末端存在较大的电压差，以致于输出电流存在偏差，从而影响忆阻器交叉阵列的计算准确度。

发明内容

为了解决上述问题，本发明实施例提出了一种忆阻器交叉阵列，旨在减少阵列中的线寄生电阻等非理想因素的影响，提高忆阻器交叉阵列的计算准确度。

本发明实施例提供了一种忆阻器交叉阵列，所述忆阻器交叉阵列包括：忆阻器基本单元，控制导线；

所述忆阻器基本单元包括：忆阻器、MOS管；

所述控制导线包括：横向的字线、纵向的位线、MOS管栅极控制线；

所述字线作为所述忆阻器交叉阵列的激励电压输入端；

其中，奇数行的字线输入的激励电压从所述忆阻器交叉阵列的一侧输入，偶数行的字线输入的激励电压从所述忆阻器交叉阵列的另一侧输入，使得每一列位线最终输出的电流受到的线寄生电阻的影响相似；

在每一列位线上的忆阻器的电导相同的条件下，所述忆阻器交叉阵列的每一列位线最终输出的电流相等或相近。

可选地，

每一行字线和每一列位线的交叉处连接一个忆阻器基本单元；

针对任一组位置交叉的字线、位线，以及，该位置的忆阻器基本单元：

所述字线连接所述忆阻器基本单元中的忆阻器的一端，所述忆阻器的另一端连接所述忆阻器基本单元中的MOS管的源极；

所述位线连接所述MOS管的漏极，所述忆阻器基本单元对应的MOS管栅极控制线连接所述MOS管的栅极。

可选地，所述忆阻器交叉阵列还包括：采样电阻、运算放大器；

每一列位线的末端各自连接一组采样电阻和运算放大器；其中，针对每一列的位线、采样电阻、运算放大器：

该列的位线的末端连接所述运算放大器的反相输入端，所述运算放大器的同相输入端连接地线；