[发明专利]一种忆阻器交叉阵列

权利要求书

1.一种忆阻器交叉阵列，其特征在于，所述忆阻器交叉阵列包括：忆阻器基本单元，控制导线；

所述忆阻器基本单元包括：忆阻器、MOS管；

所述控制导线包括：横向的字线、纵向的位线、MOS管栅极控制线；

所述字线作为所述忆阻器交叉阵列的激励电压输入端；

其中，奇数行的字线输入的激励电压从所述忆阻器交叉阵列的一侧输入，偶数行的字线输入的激励电压从所述忆阻器交叉阵列的另一侧输入，使得每一列位线最终输出的电流受到的线寄生电阻的影响相似；

在每一列位线上的忆阻器的电导相同的条件下，所述忆阻器交叉阵列的每一列位线最终输出的电流相等；

每一行字线和每一列位线的交叉处连接一个忆阻器基本单元；

针对任一组位置交叉的字线、位线，以及，该位置的忆阻器基本单元：

所述字线连接所述忆阻器基本单元中的忆阻器的一端，所述忆阻器的另一端连接所述忆阻器基本单元中的MOS管的源极；

所述位线连接所述MOS管的漏极，所述忆阻器基本单元对应的MOS管栅极控制线连接所述MOS管的栅极。

2.根据权利要求1所述的忆阻器交叉阵列，其特征在于，所述忆阻器交叉阵列还包括：采样电阻、运算放大器；

每一列位线的末端各自连接一组采样电阻和运算放大器；其中，针对每一列的位线、采样电阻、运算放大器：

该列的位线的末端连接所述运算放大器的反相输入端，所述运算放大器的同相输入端连接地线；

所述采样电阻的一端连接所述运算放大器的反相输入端，所述采样电阻的另一端连接所述运算放大器的输出端，所述采样电阻连接所述运算放大器的输出端输出的电流即为该列位线最终输出的电流。

3.根据权利要求2所述的忆阻器交叉阵列，其特征在于，

流经每一列位线上的忆阻器基本单元内的忆阻器的电流汇聚后从该列位线的末端输入该列的采样电阻和运算放大器；

所述采样电阻采集该列位线的输出电压；

所述运算放大器的同相输入端接地，所述运算放大器的输出端和反相输入端之间连接所述采样电阻，形成负反馈，根据所述运算放大器的特性，所述运算放大器的同相输入端和反相输入端的电位相等，所述反相输入端的电位不受采样电阻阻值的影响；

该列位线的末端与所述运算放大器的反相输入端相连，该列位线的末端的电流等于所述采样电阻上的电流，所述采样电阻上的电流等于该列位线最终输出的电流。

4.根据权利要求1所述的忆阻器交叉阵列，其特征在于，

所述MOS管栅极控制线的输入控制电压的方向与连接同一行忆阻器基本单元的字线的输入激励电压的方向保持一致；

通过调节每一行字线对应的所述MOS管栅极控制线输入控制电压，控制该行字线上的每个忆阻器基本单元中的MOS管闭合或关断。

5.根据权利要求1所述的忆阻器交叉阵列，其特征在于，所述忆阻器交叉阵列还包括：线寄生电阻；

所述线寄生电阻使每一行字线上的激励电压沿电压从输入到输出的方向逐渐降低，即，形成IR压降。

6.根据权利要求5所述的忆阻器交叉阵列，其特征在于，所述忆阻器交叉阵列还包括：线寄生电容；

所述忆阻器交叉阵列中每一个电路节点之间的互连线上存在一个线寄生电阻和一个线寄生电容；

其中，所述一个线寄生电阻和所述一个线寄生电容连接，所述一个线寄生电容连接地线。

7.根据权利要求6所述的忆阻器交叉阵列，其特征在于，

当所述电路节点为忆阻器基本单元的忆阻器对外节点、所述互连线为字线时，或者，当所述电路节点为忆阻器基本单元的MOS管漏极对外节点、所述互连线为位线时，所述一个线寄生电阻和所述一个线寄生电容连接，所述一个线寄生电容连接地线。

8.根据权利要求6所述的忆阻器交叉阵列，其特征在于，

当所述电路节点为忆阻器基本单元的MOS管栅极对外节点、所述互连线为MOS管栅极控制线时，该忆阻器基本单元的MOS管栅极对外节点与一个线寄生电容连接，所述一个线寄生电容连接地线。

9.根据权利要求1所述的忆阻器交叉阵列，其特征在于，

对于任一N行N列的忆阻器交叉阵列，第i列位线最终输出的电流等于第i列上从第1行到第N行各个忆阻器流经的电流之和，即，

其中，所述I_i是第i列位线最终输出的电流，V_j是第j行字线输入的激励电压，G_ij是第i列上第j行的忆阻器的电导。