[实用新型]鉴频鉴相器、电荷泵和锁相环电路

说明书

本实用新型提供了一种鉴频鉴相器、电荷泵和锁相环电路，所述鉴频鉴相器包括：第一上升沿D触发器、第二上升沿D触发器、反相单元和复位电路；所述电荷泵包括：第一电流源、第二电流源、第一控制开关和第二控制开关；所述鉴频鉴相器不包括用于消除死区的延迟单元，简化了电路结构，同时，所述电荷泵在工作中只需要单方向电流，对电流源的设计要求低，没有上拉电流与下拉电流的匹配问题，设计简单可靠，线性度高，非常适合使用小数分频器的锁相环。

技术领域

本实用新型涉及集成电路设计领域，尤其涉及一种鉴频鉴相器、电荷泵和锁相环电路。

背景技术

作为集成电路中的通用模块，锁相环正在得到越来越广泛的应用。在收发机系统中，锁相环可以用来产生本振信号，实现信号的调制和解调。在模拟电路中，锁相环可以用来产生一个高精度的时钟，作为模数转换器 (AnalogDigital Converter，简称“ADC”)等元件的输入。

锁相环系统具有各种不同的结构，基于电荷泵的模拟锁相环系统是目前应用较为广泛的一种锁相环结构，其结构原理具体如图1所示，由鉴频鉴相器、电荷泵、滤波器、压控振荡器和可编程序N分频器组成。根据分频器1/N取值方式的不同，频率合成锁相环路主要有两种形式：整数分频锁相环和小数分频锁相环。当N取整数时，为整数分频锁相环；当N取小数时，为小数分频锁相环。

然而，现有技术中的小数分频锁相环电路存在线性度低，结构复杂的问题。

实用新型内容

本实用新型提供了一种鉴频鉴相器，其特征在于，包括：第一上升沿D 触发器、第二上升沿D触发器、反相单元和复位电路；所述第一上升沿D触发器的数据输入端耦接于高电平，时钟信号输入端耦接于基准时钟信号，复位端耦接于所述复位电路的输出端，输出端与所述反相单元的输入端耦接，所述反相单元的输出端与电荷泵耦接；所述第二上升沿D触发器的数据输入端耦接于高电平，时钟信号输入端耦接于反馈时钟信号，复位端耦接于所述复位电路的输出端，输出端与所述电荷泵耦接。

可选的，所述反相单元包括非门电路；所述非门电路的输入端耦接于所述第一上升沿D触发器的输出端，输出端与所述电荷泵耦接。

可选的，所述复位电路为与门电路；所述与门电路的第一输入端与所述第一上升沿D触发器的输出端耦接，第二输入端与所述第二上升沿D触发器的输出端耦接，输出端分别与所述第一上升沿D触发器的复位端和所述第二上升沿D触发器的复位端耦接。

本实用新型还提供了一种电荷泵，其特征在于，包括：第一电流源、第二电流源、第一控制开关和第二控制开关，其中：所述第一电流源的第一端与电源耦接，第二端与所述第二电流源的第一端耦接，所述第二电流源的第二端与所述第一控制开关的第一端耦接，所述第一控制开关的第二端与所述第二控制开关的第一端耦接，所述第二控制开关的第二端接地；所述第一控制开关的控制端与鉴频鉴相器的UP信号耦接，所述第二控制开关的控制端与鉴频鉴相器的DN信号耦接；所述第一电流源的第二端和所述第二电流源的第一端相连，并与所述电荷泵的输出端耦接。

可选的，所述第一电流源为PMOS晶体管。

可选的，所述第二电流源为NMOS晶体管。

可选的，所述电荷泵还包括第三控制开关和第四控制开关，所述第三控制开关的第一端与所述第四控制开关的第一端均耦接电源，所述第三控制开关的第二端与所述第四控制开关的第二端相连并耦接于所述第一控制开关的第一端；所述第三控制开关的控制端与鉴频鉴相器的UP信号耦接，所述第四控制开关的控制端与鉴频鉴相器的DN信号耦接。

本实用新型还提供一种锁相环电路，其特征在于，包括上述鉴频鉴相器和上述的电荷泵。

与现有技术相比，本实用新型的技术方案具有以下的优点：