[发明专利]一种线缆检测设备、方法、系统及计算机可读存储介质

权利要求书

1.一种线缆检测设备，其特征在于，包括：FPGA、与所述FPGA连接的提示器；

所述FPGA的第一IO接口与目标线缆的输入接口相连接，所述FPGA的第二IO接口与所述目标线缆的输出接口相连接；

其中，所述FPGA通过所述第一IO接口向所述目标线缆发送目标指令，并通过所述第二IO接口判断是否接收到所述目标指令，若通过所述第二IO接口接收到所述目标指令，则控制所述提示器发出表征所述目标线缆连通的提示信息，若未通过所述第二IO接口接收到所述目标指令，则控制所述提示器发出表征所述目标线缆存在断路的提示信息。

2.根据权利要求1所述的线缆检测设备，其特征在于，所述第一IO接口和所述第二IO接口的接口类型包括slimlineX8线缆接口、MiniSAS线缆接口、oculink线缆接口、slimlineX4线缆接口。

3.根据权利要求1所述的线缆检测设备，其特征在于，所述目标线缆的管脚与所述FPGA的IO接口一一对应连接；

所述FPGA通过所述第一IO接口向所述目标线缆发送目标指令，并通过所述第二IO接口判断是否接收到所述目标指令，若通过所述第二IO接口接收到所述目标指令，则控制所述提示器发出表征所述目标线缆连通的提示信息，若未通过所述第二IO接口接收到所述目标指令，则控制所述提示器发出表征所述目标线缆存在断路的提示信息，包括：

所述FPGA在所述目标线缆的管脚中确定出当前待检测管脚，生成对当前待检测管脚进行检测的所述目标指令，通过所述第一IO接口向所述目标线缆发送所述目标指令，并通过所述第二IO接口判断是否接收到所述目标指令，若通过所述第二IO接口接收到所述目标指令，则控制所述提示器发出表征当前待检测管脚连通的提示信息，若未通过所述第二IO接口接收到所述目标指令，则控制所述提示器发出表征当前待检测管脚存在断路的提示信息；待完成所述目标线缆的所有管脚的检测之后，判断所述目标线缆的所有管脚是否均连通，若所述目标线缆的所有管脚均连通，则控制所述提示器发出表征所述目标线缆连通的所述提示信息，若所述目标线缆的所有管脚并非均连通，则控制所述提示器发出表征所述目标线缆存在断路的所述提示信息；

其中，所述目标指令包括逻辑1与逻辑0组成的指令，且所述FPGA通过所述第一IO接口向当前待检测管脚发送逻辑1，向其他管脚发送逻辑0。

4.根据权利要求1所述的线缆检测设备，其特征在于，还包括：与所述FPGA连接的控制器；

所述控制器用于传输线缆检测与否的控制指令至所述FPGA，以控制所述FPGA是否执行线缆检测操作。

5.根据权利要求1所述的线缆检测设备，其特征在于，还包括：与所述FPGA及所述提示器连接的电源器，用于为所述FPGA及所述提示器供电。

6.根据权利要求1所述的线缆检测设备，其特征在于，所述提示器包括LED灯。

7.一种线缆检测方法，其特征在于，应用于FPGA，包括：

通过自身的第一IO接口向目标线缆发送目标指令，所述第一IO接口与所述目标线缆的输入接口相连接；

通过自身的第二IO接口判断是否接收到所述目标指令，所述第二IO接口与所述目标线缆的输出接口相连接；

若通过所述第二IO接口接收到所述目标指令，则发出表征所述目标线缆连通的提示信息；

若未通过所述第二IO接口接收到所述目标指令，则发出表征所述目标线缆存在断路的提示信息。

8.根据权利要求7所述的方法，其特征在于，所述目标线缆的管脚与所述FPGA的IO接口一一对应连接；

所述发出表征所述目标线缆存在断路的提示信息之后，还包括：

记录所述第一IO接口连接的所述目标线缆的管脚信息；

记录所述第二IO接口连接的所述目标线缆的管脚信息。