[发明专利]内置硬件密码学算法协处理器的微处理器及安全芯片在审
| 申请号： | 202010519130.1 | 申请日： | 2020-06-09 |
| 公开（公告）号： | CN111767586A | 公开（公告）日： | 2020-10-13 |
| 发明（设计）人： | 陈震;刘亮;李伟立;李雷;张海峰;原义栋 | 申请（专利权）人： | 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司 |
| 主分类号： | G06F21/72 | 分类号： | G06F21/72 |
| 代理公司： | 北京润平知识产权代理有限公司 11283 | 代理人： | 肖冰滨;王晓晓 |
| 地址： | 100192 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 内置 硬件 密码学 算法 处理器 微处理器 安全 芯片 | ||
1.一种内置硬件密码学算法协处理器的微处理器，应用于安全芯片中，其特征在于，包括：
主处理器，配置有第一协处理器接口；
协处理器，包括第二协处理器接口及密码学算法硬件引擎；
所述主处理器与所述协处理器之间通过所述第一协处理器接口和所述第二协处理器接口进行通信。
2.根据权利要求1所述的内置硬件密码学算法协处理器的微处理器，其特征在于，还包括：
安全防护模块，用于对所述主处理器与所述协处理器之间的通信进行安全防护以及对所述密码学算法硬件引擎进行安全防护。
3.根据权利要求2所述的内置硬件密码学算法协处理器的微处理器，其特征在于，所述对所述主处理器与所述协处理器之间的通信进行安全防护，包括：
产生所述第一协处理器接口与所述第二协处理器接口之间通信的第一数据掩码，通过所述第一数据掩码实现对所述主处理器与所述协处理器之间通信信道的安全防护。
4.根据权利要求1所述的内置硬件密码学算法协处理器的微处理器，其特征在于，所述密码学算法硬件引擎包括寄存器和加密运算单元，所述主处理器通过所述第一协处理器接口将控制信号和密码学数据传送到所述第二协处理器接口，通过所述第二协处理器接口将所述密码学数据写入所述寄存器并启动所述加密运算单元进行加密/解密运算。
5.根据权利要求4所述的内置硬件密码学算法协处理器的微处理器，其特征在于，所述密码学算法硬件引擎还包括安全管理单元；
所述安全防护模块用于产生所述安全管理单元所需的第二数据掩码，所述安全管理单元通过所述第二数据掩码实现对所述密码学算法硬件引擎的安全防护。
6.根据权利要求4所述的内置硬件密码学算法协处理器的微处理器，其特征在于，所述加密运算单元预置密码学算法，所述密码学算法包括对称算法、非对称算法、哈希算法中的任意一种。
7.根据权利要求6所述的内置硬件密码学算法协处理器的微处理器，其特征在于，所述协处理器的密码学算法硬件引擎配置有多个所述加密运算单元，每个所述加密运算单元预置的密码学算法均不相同。
8.根据权利要求6所述的内置硬件密码学算法协处理器的微处理器，其特征在于，所述微处理器包括多个所述协处理器，每个所述协处理器的加密运算单元预置的密码学算法均不相同。
9.根据权利要求4所述的内置硬件密码学算法协处理器的微处理器，其特征在于，所述寄存器包括密钥寄存器、明文寄存器、密文寄存器、状态寄存器以及控制寄存器；
所述第一协处理器接口和所述第二协处理器接口用于传送或接收地址信号、数据信号、控制信号以及时钟信号。
10.一种安全芯片，其特征在于，包括权利要求1-9中任一项所述的内置硬件密码学算法协处理器的微处理器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京智芯微电子科技有限公司;国网信息通信产业集团有限公司，未经北京智芯微电子科技有限公司;国网信息通信产业集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010519130.1/1.html，转载请声明来源钻瓜专利网。
