[其他]电容元件

说明书

电容元件(101)具备：基板(1)；下部电极(10)，其形成于基板(1)；多个第1上部电极(41A、41B)，其与下部电极(10)对置配置；第2上部电极(42A、42B)，其与下部电极(10)对置配置；电介质层，其配置在下部电极(10)与第1上部电极(41A、41B)之间、以及下部电极(10)与第2上部电极(42A、42B)之间；第1布线导体(61)，其将第1上部电极(41A、41B)相互连接；以及第2布线导体(62)，其将第2上部电极(42A、42B)相互连接。而且，在沿着下部电极(10)的面方向上且在X轴方向上，第1上部电极(41A、41B)与第2上部电极(42A、42B)邻接，并且在沿着下部电极(10)的面方向上且在Y轴方向上，第1上部电极(41A、41B)与第2上部电极(42A、42B)邻接。

技术领域

本实用新型涉及组装于电子设备的电容元件，特别是涉及适合低ESR (等效串联电阻)的电容元件。

背景技术

通过薄膜工序形成电介质层和夹着该电介质层的电极而成的薄膜电容元件通常利用小型且ESL(等效串联电感)较低的特性，例如用于高频电路中的滤波器或匹配电路。

以往的薄膜电容元件像例如专利文献1、专利文献2所示那样具备如下的MIM(metal-insulator-metal：金属-绝缘体-金属)构造：利用上部电极和下部电极夹着由钙钛矿型氧化物电介质材料构成的高介电常数的电介质层。

基于钙钛矿型氧化物电介质材料的电介质膜在氧化性环境中在高温下被处理，因此下部电极使用耐氧化性优越的Pt(白金)薄膜。

专利文献1所示的电容元件具备：下部共用电极、以及与下部共用电极对置配置的第1上部电极和第2上部电极，第1上部电极和第2上部电极为了增长对置的边彼此的对置长度而具有相互啮合的形状。

关于专利文献2所示的电容元件，在基板上沿左右方向隔开间隔地配置多个下部电极，并且在多个下部电极中的至少一个下部电极上沿左右方向隔开间隔地设置2个电介质层，进一步在2个电介质层上分别设置上部电极层，并且将2个上部电极层沿左右方向隔开间隔地配置，由此构成利用下部电极层和上部电极层夹着电介质层而成的2个电容产生部，在2个上部电极层分别独立地设置有引出电极层。

专利文献1：日本特许第4738182号公报

专利文献2：日本特许第4535817号公报

薄膜电容元件每单位体积所得的电容较大，因此能够作为小型且高电容的电容器元件而使用。但是，对于例如滤波电路的Q值或插入损失的特性来说，薄膜电容元件的ESR(等效串联电阻)为较大的因素。薄膜电容元件像上述那样，上部电极和下部电极使用Pt薄膜，因此由于这些电极的导电率低而不能得到低ESR性。

图19(A)是专利文献2所示的电容元件的概略构造的俯视图，图 19(B)是专利文献2所示的电容元件的概略构造的剖视图。

另外，图20是示出在专利文献2所示的构造的电容元件的各电极中流动的电流的取向的例子的图。

关于图19(A)、图19(B)所示的以往构造的电容元件，在基板上沿左右方向隔开间隔地配置多个下部电极10，并且在各下部电极10上沿左右方向隔开间隔地设置2个电介质层和上部电极41、42，并且将2个上部电极41、42沿左右方向隔开间隔地配置，在2个上部电极41、42分别独立地设置有引出电极60。

在图20中，实线的箭头表示实际电流的路径，虚线的箭头表示位移电流的路径。像图20中表示的那样，在俯视时，在第1上部电极41与第2上部电极42接近地对置的长边间流动的电流的路径PS在下部电极上为最短。但是，通过第1上部电极41与第2上部电极42的、未对置的长边间的周边的电流的路径PL最长。换句话说，电流路径的长度不均匀，电流密度的分布产生偏差。换言之，下部电极的面积未被有效利用，电流集中在电流路径较短的部位，在该部位的电阻损失相对较大。