[发明专利]一种反熔丝型FPGA编程波形产生电路及反熔丝检测方法

说明书

本发明公开一种反熔丝型FPGA编程波形产生电路及反熔丝检测方法，属于编程烧写电路技术领域。反熔丝型FPGA编程波形产生电路包括波形发生电路和编程时序控制电路，编程码流输入到所述波形发生电路，在所述编程时序控制电路的控制下，所述波形发生电路产生编程波形输出到反熔丝的端口，完成对反熔丝的编程。本发明能够方便快速的对反熔丝进行编程，提高了编程效率。

技术领域

本发明涉及编程烧写电路技术领域，特别涉及一种反熔丝型FPGA编程波形产生电路及反熔丝检测方法。

背景技术

FPGA作为一种可编程逻辑器件，以其配置灵活、速度快等优点广泛应用于通信、航空航天、医疗、安防视频监控等领域。目前FPGA基本分为反熔丝型、Flash型和SRAM型三种。

反熔丝具有面积小、功耗低、速度快、可靠性高等特点，所以尤其适合作为一次可编程电路的可配置单元。在反熔丝FPGA中，反熔丝单元可用作可配置布线通路和开关，所以对反熔丝熔通电阻一致性要求较高。在FPGA中存在大量反熔丝单元，通常以阵列形式出现，编程反熔丝的波形较为复杂，包括预充电、浮空、施加正反编程高压等过程。

发明内容

本发明的目的在于提供一种反熔丝型FPGA编程波形产生电路及反熔丝检测方法，以解决目前编程反熔丝的波形操作步骤多、工作复杂的问题。

为解决上述技术问题，本发明提供一种反熔丝型FPGA编程波形产生电路，包括波形发生电路和编程时序控制电路；

编程码流输入到所述波形发生电路，在所述编程时序控制电路的控制下，所述波形发生电路产生编程波形输出到反熔丝的端口，完成对反熔丝的编程。

可选的，所述编程时序控制电路包括3个D触发器和组合逻辑电路，

编程控制时钟信号Pclk连到D触发器DF0和DF1的时钟输入端，D触发器DF0的输出Q端连到D触发器DF1的输入D端，D触发器DF1的输出端Q经过反相器INV0连到D触发器DF0的输入端D，构成反馈回路；

反相器INV0的输出与D触发器DF0的Q₁输出经过与门送到D触发器DF2的时钟输入端，D触发器DF2的输出Q端经过反相器INV1反馈到输入D端；

在编程控制时钟信号Pclk的控制下，产生4个控制信号：预充电控制信号PC_ctrl、编程高压控制信号VH_ctrl、编程极性控制信号Po_ctrl和浮空控制信号F_ctrl；所述编程时序控制电路是一个3位的状态机，在编程控制时钟信号Pclk作用下，控制状态跳转；D触发器DF0～DF2实现分频的作用。

可选的，所述波形发生电路包括串并转换电路、译码电路和电平转换电路；所述串并转换电路包括若干个DFF0触发器和若干个LAT锁存器，DFF0触发器的输出Q端连到下一级DFF0触发器的输入D端和本级LAT锁存器的输入D端；

所述译码电路包括或非、异或门电路，两级串并转换电路输出为1组2bits输入到所述译码电路，在所述4个控制信号下产生译码输出；

所述电平转换电路在使能有效期间，实现将低电压输入转换成高电压输出。

本发明还提供了一种编程后反熔丝检测方法，包括：

每次编程期间，即反熔丝两端在编程高压驱动下，一端连接编程高压VPP，另一端连接GND，能够通过监测VPP电源的电流，以判断被编程反熔丝的编程击穿程度：

根据欧姆定律R＝V/I计算出该反熔丝的熔通电阻，当VPP电流较大，熔通电阻不大于100Ω，判定该反熔丝已被编通，继续编程下一个反熔丝；若VPP电流较小，熔通电阻大于100Ω，则需要重复对该反熔丝编程。