[发明专利]一种反熔丝型FPGA编程波形产生电路及反熔丝检测方法

权利要求书

1.一种反熔丝型FPGA编程波形产生电路，其特征在于，包括波形发生电路和编程时序控制电路；

编程码流输入到所述波形发生电路，在所述编程时序控制电路的控制下，所述波形发生电路产生编程波形输出到反熔丝的端口，完成对反熔丝的编程；

所述编程时序控制电路包括3个D触发器和组合逻辑电路，编程控制时钟信号Pclk连到D触发器DF0和DF1的时钟输入端，D触发器DF0的输出Q端连到D触发器DF1的输入D端，D触发器DF1的输出端Q经过反相器INV0连到D触发器DF0的输入端D，构成反馈回路；

反相器INV0的输出与D触发器DF0的输出经过与门送到D触发器DF2的时钟输入端，D触发器DF2的输出Q端经过反相器INV1反馈到输入D端；

在编程控制时钟信号Pclk的控制下，产生4个控制信号：预充电控制信号PC_ctrl、编程高压控制信号VH_ctrl、编程极性控制信号Po_ctrl和浮空控制信号F_ctrl；所述编程时序控制电路是一个3位的状态机，在编程控制时钟信号Pclk作用下，控制状态跳转；D触发器DF0~DF2实现分频的作用。

2.如权利要求1所述的反熔丝型FPGA编程波形产生电路，其特征在于，所述波形发生电路包括串并转换电路、译码电路和电平转换电路；所述串并转换电路包括若干个DFF0触发器和若干个LAT锁存器，DFF0触发器的输出Q端连到下一级DFF0触发器的输入D端和本级LAT锁存器的输入D端；

所述译码电路包括或非、异或门电路，两级串并转换电路输出为1组2bits输入到所述译码电路，在所述4个控制信号下产生译码输出；

所述电平转换电路在使能有效期间，实现将低电压输入转换成高电压输出。