[发明专利]一种基于双SPI输出低频同步信号的系统及其方法

说明书

本发明涉及一种基于双SPI输出低频同步信号的系统，包括主机输入模块，用向SPI模块中写入初始数据；时钟SPI模块，用于接收初始数据并将其转换为CLK信号，进而输出CLK信号；电平SPI模块，用于接收初始数据并将其转换为MOSI信号，进而输出MOSI信号；从机接收模块，用于接收并同步输出CLK信号和MOSI信号。一种基于双SPI输出低频同步信号的方法，包括S100、向SPI模块中写入初始数据；S200、接收初始数据并将其转换为CLK信号，进而输出CLK信号；S300、接收初始数据并将其转换为MOSI信号，进而输出MOSI信号；S400、接收并同步输出CLK信号和MOSI信号。本发明可以利用两个SPI协同工作的方法实现了在不增加硬件成本的前提下，将SPI输出CLK频率最多可降至单个SPI下限频率的16分之1的技术效果。

技术领域

本发明涉及通信信号领域，特别涉及一种基于双SPI输出低频同步信号的系统及其方法。

背景技术

现今微处理器的主频越来越高，SPI这种常用板上通讯方式的频率也越来越高，然而各大芯片厂商也因此忽略了低频信号的应用领域；在很多实际应用场景中，由于主频太高，又没有预留足够的分频倍率，导致无法有效输出SPI低频同步信号。

而在上述应用场景基础上，还存在一些特殊应用需求，即在输出更低频信号的同时，又要兼顾其他输出频率，例如：基于120MHz主频，需要输出1个2.5MHz信号和1个128KHz信号；现有技术中缺乏相应的解决方案，这也成为了急需解决的技术问题。

发明内容

为至少解决现有技术中存在的技术问题之一，本发明的目的在于提供一种基于双SPI输出低频同步信号的系统及其方法，可以实现使用两个SPI的MOSI分别模拟时钟CLK和数据DATA两个信号输出。

本发明解决其问题所采用的技术方案第一方面是：一种基于双SPI输出低频同步信号的系统，包括以下模块：主机输入模块，用于向SPI模块中写入初始数据；时钟SPI模块，用于接收初始数据并将其转换为CLK信号，进而输出CLK信号；电平SPI模块，用于接收初始数据并将其转换为MOSI信号，进而输出MOSI信号；从机接收模块，用于接收并同步输出所述CLK信号和所述MOSI信号。

有益效果：本发明可以利用两个SPI协同工作的方法实现了在不增加硬件成本的前提下，将SPI输出CLK频率最多可降至单个SPI下限频率的16分之1的技术效果。

根据本发明第一方面所述的，所述初始数据包括两个数据组。

根据本发明第一方面所述的，所述数据组分别包括16个CLK数据和16个DATA数据。

根据本发明第一方面所述的，所述时钟SPI模块包括以下子模块：寄存器缓冲区单元，用于接收所述数据组并将其写入所述时钟SPI模块的寄存器缓冲区；CLK信号转换单元，用于将所述数据中的CLK数据转换为16个0x00FF作为低电平跳高电平的CLK信号；CLK信号输出单元，用于输出经转换的降频CLK信号。

根据本发明第一方面所述的，所述电平SPI模块包括以下子模块：寄存器缓冲区单元，用于接收所述数据组并将其写入所述电平SPI模块的寄存器缓冲区；MOSI信号转换单元，用于将所述数据中的DATA数据转换为16个实际数据作为MOSI信号；MOSI信号输出单元，用于输出经转换的降频MOSI信号。

本发明解决其问题所采用的技术方案第二方面是：一种基于双SPI输出低频同步信号的方法，包括以下步骤：S100、向SPI模块中写入初始数据；S200、接收初始数据并输出16个0x00FF作为低电平跳高电平的CLK信号；S300、接收初始数据并输出16个实际数据作为MOSI信号；S400、接收并同步输出所述CLK信号和所述MOSI信号。

有益效果：本发明可以利用两个SPI协同工作的方法实现了在不增加硬件成本的前提下，将SPI输出CLK频率最多可降至单个SPI下限频率的16分之1的技术效果。