[实用新型]一种抗干扰高性能current steering DAC电路

说明书

本实用新型公开了一种抗干扰高性能current steering DAC电路，包括反相器D1、反相器D2、反相器D3、反相器D4、驱动电压Vg1、驱动电压Vg2、驱动电压Vg3、驱动电压Vg4、功率开关管MP1、功率开关管MP2、功率开关管MP3、功率开关管MP4、电压源High_LDO、电压源Low_LDO，电压源VDD_H，电压源VDD_H通过一个电流源同时与功率开关管MP1、功率开关管MP2、功率开关管MP3和功率开关管MP4相连接，反向器D1经过驱动电压Vg1与功率开关管MP1相连接，反向器D2经过驱动电压Vg2与功率开关管MP2相连接，反向器D3经过驱动电压Vg3与功率开关管MP3相连接，反向器D4经过驱动电压Vg4与功率开关管MP4相连接。

技术领域

本实用新型涉及高速高精度数模转换器设计领域，具体来说，涉及一种抗干扰高性能current steering DAC电路。

背景技术

自然界中存在的绝大多数信号都是连续的模拟信号，而非离散的数字信号。因此，需要一种媒介在模拟与数字之间搭建起一座信号传递的桥梁，而数模转换器(DAC)正是将数字信号转换成模拟信号的一种必不可少的接口电路。数字信号处理(DSP)电路的高速发展同样也对转换器电路的性能提出了更高的要求。在许多典型应用下，例如有线或者无线通讯、视频信号处理、直接数字信号合成等，高速高精度转换器的性能很大程度上决定了整个系统的性能，尤其在高速通讯领域，转换器的性能甚至可能成为系统整体性能的瓶颈。因此，无论在学术界还是工业界，对转换器性能的研究一直以来都是热点。

在众多类型的DAC中，电流舵DAC的结构决定了其与生俱来的高速高精度特性。常规的current steering DAC通常使用“电源电压-地电压”的时钟信号驱动DAC的开关阵列。随着工艺尺寸的缩小，Vth的减小，要满足输出电压一定摆幅的情况下，开关阵列的PMOS管会在开启状态进入线性区，直接影响到芯片的动态性能；“电源电压-地电压”的时钟信号会由于封装寄生RLC网络的影响，输出并不理想的时钟信号到开关阵列，其中包含了由于快速充放电和寄生影响带来的噪声信号。此噪声信号在不同的DAC开关信号下绝大部分时候不是差分对称的，直接影响电路的三阶非线性。

针对相关技术中的问题，目前尚未提出有效的解决方案。

实用新型内容

针对相关技术中的问题，本实用新型提出一种抗干扰高性能current steeringDAC电路，以克服现有相关技术所存在的上述技术问题。

本实用新型的技术方案是这样实现的：

一种抗干扰高性能current steering DAC电路，包括反相器D1、反相器D2、反相器D3、反相器D4、驱动电压Vg1、驱动电压Vg2、驱动电压Vg3、驱动电压Vg4、功率开关管MP1、功率开关管MP2、功率开关管MP3、功率开关管MP4、电压源VDD_H，电压源High_LDO、电压源Low_LDO，所述VDD_H同时与所述功率开关管MP1、所述功率开关管MP2、所述功率开关管MP3和所述功率开关管MP4相连接，所述反相器D1经过所述驱动电压Vg1与所述功率开关管MP1相连接，所述反相器D2经过所述驱动电压Vg2与所述功率开关管MP2相连接，所述反相器D3经过所述驱动电压Vg3与所述功率开关管MP3相连接，所述反相器D4经过所述驱动电压Vg4与所述功率开关管MP4相连接，所述功率开关管MP1漏端与所述功率开关管MP3漏端相连接，所述功率开关管MP4漏端与所述功率开关管MP2漏端相连接，所述反相器D1、所述反相器D2和电容以并联方式相连接，且同时连接在所述电压源High_LDO和所述电压源Low_LDO一端，所述反相器D3、所述反相器D4和所述电容以并联方式相连接，且同时连接在所述电压源High_LDO和所述电压源Low_LDO一端。

进一步的，所述反相器D1、所述反相器D2、所述反相器D3、所述反相器D4连接的电容为MOS电容或金属MIM电容。

进一步的，所述电压源VDD_H为直流电。