[发明专利]适合时滞型VCO组环的边沿式高阻型数字鉴相器

说明书

基于发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》设计方案中的规定，即图1所示内容实现了边沿式高阻型数字鉴相器的全新设计，覆盖了现有边沿式高阻型数字鉴相器所有定义。

技术领域

本发明涉及到一种边沿式高阻型数字鉴相器(以下简称为边沿式鉴相器)的全新设计方法，设计方式采用专利申请号为2015106449019的《标准化设计高阻型数字鉴相器的结构原理方案》中规定的设计方法，与本发明所配套的接口电路可采用专利申请号为2015106448849的《高阻型数字鉴相器输出级的标准型接口电路》和专利申请号为2017104018440的《高阻型鉴相器输出级非FET开关类的标准型接口电路》中规定的接口电路。本发明所涉及的电路形式不仅适合于通用型数字或模拟IC芯片组建数字鉴相器，更适合应用于集成化电路设计的边沿式鉴相器电路中。

背景技术

在电子式VCO组环的锁相环路中，VCO的控制特性具有即时或者并不影响锁相环工作特性的即时特征，即一般并不存在时延问题。但是对于一类例如由马达构成的VCO，其VCO控制特性有着明显的时延特征，而且往往伴有大电流驱动的需求。本发明所涉及的边沿式鉴相器是在专利申请号为2015106462973的《全新设计的边沿式高阻型数字鉴相器》这一边沿式鉴相器(以下简称为前器)基础上的一种基于全新状态迁移图的边沿式鉴相器(以下简称为本器)，目的是增加鉴相器输出处在供电电位状态时的留置时间。

具体工作原理如下：针对由图1所示状态迁移图规定的前器在非高阻态下只要二个输入信号中的其中一个信号有正向边沿存在鉴相器的输出状态都回归到初态的高阻态；由图2所示状态迁移图规定的本器中只有处在“GND”状态下的鉴相器保持着原有“二个输入信号中的其中一个信号有正向边沿存在鉴相器的输出状态都回归到初态的高阻态”这一特性不变，而处在供电电位状态下的鉴相器只有一个规定的输入信号有正向边沿存在时鉴相器的输出状态都回归到初态的高阻态。由此，鉴相器增加了留置供电电位输出状态的机遇时间。

发明内容

基于图2所示状态迁移图下的本发明，具体的电路方框图为图3，基于专利申请号为2015106449019的《标准化设计高阻型数字鉴相器的结构原理方案》中规定的设计方法达成的其中一个具体电路为图4，以上各图所示。

附图说明

图1是专利申请号为2015106462973的《全新设计的边沿式高阻型数字鉴相器》这一鉴相器的状态迁移图。

图2为本发明的边沿式高阻型数字鉴相器的状态迁移图。

图3是本发明的边沿式鉴相器的电路方框图。

图4是根据图3的方框图具体实现的一个电路图。

本器保留着前器(与现有4046系列边沿式高阻型数字鉴相器不同之处)的工作特性

对于回归或脱离初态的高阻态的处理方法：

a.锁相环启动及二个鉴相器输入信号有较大相位差的工作周期内

处在“GND”状态下的鉴相器回归高阻态其中一个启动复位所占用时间为三个门电路工作时间。

处在供电电位状态下的鉴相器回归高阻态启动复位所占用时间为三个门电路工作时间。

b.锁相环拟锁定及二个鉴相器输入信号相位差较小的工作周期内

处在任何状态下的鉴相器回归高阻态启动所占用时间为二个门电路工作时间。

c.为确保触发器有效复位的电路形式同一。

d.为确保鉴相器脱离高阻态的电路形式同一。

本器与前器(与现有4046系列边沿式高阻型数字鉴相器不同之处)有着不同的工作特性