[发明专利]用于独立数据上递归计算的向量化的读和写掩码更新指令

说明书

本申请公开了用于独立数据上递归计算的向量化的读和写掩码更新指令。处理器执行掩码更新指令以执行对第一掩码寄存器和第二掩码寄存器的更新。处理器内的寄存器组包括第一掩码寄存器和第二掩码寄存器。处理器包括用于执行掩码更新指令的执行电路。响应于掩码更新指令，执行电路用于反转第一掩码寄存器中给定数量的掩码位，并且还用于反转第二掩码寄存器中给定数量的掩码位。

本发明专利申请是国际申请号为PCT/US2013/045505，国际申请日为2013年6月12日，进入中国国家阶段的申请号为201380045583.3，名称为“用于独立数据上递归计算的向量化的读和写掩码更新指令”的发明专利申请的分案申请。

技术领域

本公开涉及处理逻辑、微处理器以及相关联的指令集架构的领域，该指令集架构在被处理器或其他处理逻辑所执行时运行逻辑、数学或其他功能性操作。

背景技术

指令集或指令集架构(ISA)是计算机架构中与编程有关的部分，并且可包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和输出(I/O)。术语指令在本申请中一般表示宏指令——宏指令是被提供给处理器(或指令转换器，该指令转换器(例如利用静态二进制转换、包括动态编译的动态二进制转换)转换、变形、仿真或以其他方式将指令转换成将由处理器处理的一个或多个其他指令)以供执行的指令——作为对比，微指令或微操作(微ops)是处理器的解码器解码宏指令的结果。

ISA与微架构不同，微架构是实现该指令集的处理器的内部设计。具有不同微架构的处理器可共享共同的指令集。例如，酷睿(Core^TM)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(Advanced Micro Devices,Inc.)的诸多处理器执行几乎相同版本的x86指令集(在更新的版本中加入了一些扩展)，但具有不同的内部设计。例如，可利用公知技术(包括专用物理寄存器、利用寄存器重命名机制的一个或多个动态分配的物理寄存器)在不同微架构中以不同方式实现该ISA的同一寄存器架构。

许多现代ISA支持单指令多数据(SIMD)操作。取代仅对一个或两个数据元素进行操作的标量指令，向量指令(也称为紧缩数据指令或SIMD指令)可同时或并行地对多个数据元素或多对数据元素进行操作。处理器可具有并行的执行硬件，以响应于该向量指令同时或并行地执行多个操作。SIMD操作在一个操作中对紧缩在一个向量寄存器或存储器位置之内的多个数据元素进行操作。这些数据元素被称为紧缩数据或向量数据。向量元素中的每一个可表示独立的单条数据(例如像素的颜色，等等)，可单独或与其它数据无关地操作该单条数据。

在一些情况下，SIMD操作可以以递归方式对独立向量数据元素进行操作，其中对于不同数据元素，迭代的数量不同。因此，一些数据元素的计算可能完成，而一些其它数据元素仍需要更多迭代。递归计算的一个示例是WHILE循环操作。在本示例中，在条件(X[i])为真(满足)时，对N元素的数组X[i](i＝0,...,N-l)进行递归计算。当条件(X[i])变为假时，X[i]的计算停止。该条件的示例可以是X[i]0。

for(i＝0；iN；i++){

while(条件(X[i])){

X[i]＝计算(X[i])；}}

如果对于X[i]的不同数据元素，WHILE循环迭代的数量不同，则以上计算无法被轻易向量化。一种可能的方法是用处理器在不满足条件的那些元素上执行计算，然后丢弃从这些元素导出的结果。然而，该方法具有低效率，因为处理器不仅在这些元素上执行不必要的计算，而且还无法利用由这些元素占据的向量寄存器槽口。

附图说明

在附图中的诸个图中通过示例而非限制地示出各个实施例：

图1是根据一个实施例的包括向量寄存器和掩码寄存器的指令处理装置的框图。

图2是根据一个实施例的寄存器架构的框图。