[发明专利]一种纠错方法及纠错装置

说明书

本申请实施例公开了一种纠错方法及纠错装置，用于降低FFE的误码率，提高均衡性能。本申请方法包括：获取前向均衡器FFE的输出信号和幅度值，所述幅度值为所述FFE的等效信道对应的信道响应幅度值；根据所述幅度值对所述输出信号进行电平判决，得到第一判决信号，所述第一判决信号中包括(2M‑1)个判决符号，所述M为不小于2的整数；对所述第一判决信号进行(1/(1+D))解码得到第一解码信号,将所述第一解码信号确定为第二判决信号，所述第二判决信号中包括(M‑1)个判决符号；若所述第二判决信号的绝对值大于(M‑1)，确定所述第二判决信号发生突发错误；对所述第二判决信号中的突发错误进行纠错。

技术领域

本申请涉及通信技术领域，尤其涉及一种纠错方法及纠错装置。

背景技术

高速链路技术是芯片和接口之间的基础技术，其中，高速链路包括：高速电链路和高速光链路。无论是在高速电链路中，还是在高速光链路中都存在码间干扰(inter symbolinterference，ISI)现象，ISI现象会对信号传输产生不利影响。为克服ISI现象的不利影响，一般通过均衡器对ISI进行过滤。

此前，均衡器中具有判决反馈结构，换言之，在均衡器中使用前一个输入信号的判决结果对当前输入信号进行均衡，以得到当前输入信号的判决结果，最终将判决结果作为均衡输出信号输出。

正如大多数电子器件一样，均衡器也会存在一定的信号错判，当出现一个误码时，由于判决反馈结构的存在，不仅误码会影响下一个信号的误判，还会造成误码传递，造成大量信号的误判，从而使得均衡器的误码率较高。

发明内容

有鉴于此，本申请实施例第一方面提供了一种纠错方法，包括：获取前向均衡器FFE的输出信号和幅度值，该幅度值为该FFE的等效信道对应的信道响应幅度值；根据该幅度值对该输出信号进行电平判决，得到第一判决信号，该第一判决信号中包括(2M-1)个判决符号，该M为大于2的整数；对该第一判决信号进行(1/(1+D))解码得到第一解码信号，将该第一解码信号确定为第二判决信号，该第二判决信号中包括(M-1)个判决符号；若该第二判决信号的绝对值大于(M-1)，则确定该第二判决信号发生突发错误；对该第二判决信号中的突发错误进行纠正，得到正确的第二判决信号。

从以上技术方案可以看出，本申请实施例具有以下优点：采用本申请实施例提供的纠错方法，能够利用第二判决信号的绝对值对第二判决信号进行突发错误检测，并且对突发错误进行纠正，得到正确的第二判决信号，从而降低FFE的误码率，提高均衡性能。在第一方面的一种实现方式中，若所述第二判决信号的绝对值大于(M-1)，则所述方法还包括：若所述第二判决信号的电平值为负，则选择(-(M-1))为发生突发错误的符号周期内的判决符号，所述(-(M-1))为所述第二判决信号中电平值最小的判决符号；若所述第二判决信号的电平值为正，则选择(+(M-1))为发生突发错误的符号周期内的判决符号，所述(+(M-1))为所述第二判决信号中电平值最大的判决符号。

在第一方面的一种实现方式中，若该第二判决信号的绝对值大于(M-1)时，该方法还包括：将绝对值大于(M-1)的第二判决信号的符号位置确定为突发错误结束的符号位置；该对该第二判决信号中的突发错误进行纠错，包括：根据该突发错误结束的符号位置对该第二判决信号中J个符号周期内的判决符号进行回溯纠错，以纠正该第二判决信号中J个符号周期内的判决符号，该J为预设的回溯深度，该J为大于1的整数。

在第一方面的一种实现方式中，该根据该突发错误结束的符号位置对该第二判决信号中J个符号周期内的判决符号进行回溯纠错，包括：据该输出信号和该幅度值，利用最大似然序列估计MLSE算法，从该突发错误结束的符号位置开始对该第二判决信号中J个符号周期内的判决符号进行回溯纠错。