[发明专利]一种偏置电路及基于GaAs PHEMT工艺的集成模块

说明书

本发明实施例公开了一种偏置电路及基于GaAs PHEMT工艺的集成模块。其中，偏置电路包括：L级偏置单元；第i级偏置单元的输出端与第i‑1级偏置单元的输入端电连接；第L级偏置单元的输入端与电源电压输出端电连接；第1级偏置单元的输出端与偏置电路的输出端电连接；每级偏置单元包括串联连接的分压电阻和至少一个N型晶体管；每个N型晶体管的栅极与漏极电连接；任意一级偏置单元的输出电压与输入电压成1/2次幂的关系，L级偏置单元的设置，能够降低电源电压对偏置电路输出电压的影响。本发明实施例提供的技术方案，可解决现有GaAs PHEMT工艺的偏置电路输出的偏置电压易受电源电压影响的问题。

技术领域

本发明实施例涉及射频集成电路技术领域，尤其涉及一种偏置电路及基于GaAsPHEMT工艺的集成模块。

背景技术

偏置电路能够为集成电路中的功能模块提供确定的电压偏置或电流偏置，保证功能模块正常工作。但现有的偏置电路的输出信号容易受到工艺、电源电压、温度的影响。特别是在一些应用场合，电源电压变化范围较大，波动较大的电源电压成为影响偏置电路正常性能的主要因素。

在射频通信系统中，因为砷化镓(GaAs)赝调制掺杂异质结场效应晶体管(pseudomorphic high-electron-mobility transistor，PHEMT)工艺具有超高速、低功耗和低噪声的优点，生产者广泛采用该工艺设计射频前端芯片。但由于该工艺只能实现一种类型场效应管，无法同CMOS工艺一样，在同一硅衬底上实现P型和N型两种场效应管，因此在GaAs PHEMT工艺下，无法采用自举结构避免电源电压对偏置电压的影响。在电源电压波动较大的场合下，采用GaAs PHEMT工艺的偏置电路输出的偏置电压也易产生波动。

发明内容

本发明提供一种偏置电路及基于GaAs PHEMT工艺的集成模块，以解决现有GaAsPHEMT工艺的偏置电路输出的偏置电压易受电源电压影响的问题。

第一方面，本发明实施例提供了一种偏置电路，包括：

L级偏置单元，L为大于1的正整数；

第i级偏置单元的输出端与第i-1级偏置单元的输入端电连接，i为大于1，并小于或等于L的正整数；第L级偏置单元的输入端与电源电压输出端电连接；第1级偏置单元的输出端与所述偏置电路的输出端电连接；

每级偏置单元包括串联连接的分压电阻和至少一个N型晶体管；分压电阻的第一连接端与该级偏置单元的输入端电连接，第二连接端与该级偏置单元的输出端电连接，并与所述至少一个N型晶体管中的第一个N型晶体管的漏极电连接；所述至少一个N型晶体管中的最后一个N型晶体管的源极接地；其中，每个N型晶体管的栅极与漏极电连接。

可选的，所述N型晶体管为砷化镓GaAs工艺的赝调制掺杂异质结场效应晶体管PHEMT晶体管。

第二方面，本发明实施例还提供了一种基于GaAs PHEMT工艺的集成模块，包括本发明任意实施例所述的偏置电路。

本发明实施例提供的技术方案，偏置电路包括多级偏置单元，最后一级偏置单元的输入端连接电源电压输出端，后级的偏置单元的输出端连接前级偏置单元的输入端，直至第1级偏置单元的输出端连接整个偏置电路的输出端，多级偏置单元连接，能够多次减弱电源电压的波动对偏置电路的偏置电压所造成的影响，并且每级偏置单元包括串联的分压电阻和至少一个N型晶体管，每个N型晶体管的栅极和漏极电连接，则每个N型晶体管相当于一个二极管，并且至少一个N型晶体管中的第一个N型晶体管通过漏极与分压电阻电连接，最后一个N型晶体管通过源极接地，各个N型晶体管工作在饱和状态下。任意一级偏置单元的输出电压与输入电压成1/2次幂的关系，本实施例提供的偏置电路能够通过上述多级偏置单元的累积，能够大幅度降低电源电压对偏置电路输出的偏置电压的影响，在电源电压波动较大的时候，偏置电压也能够为各种功能模块提供稳定的电压供给，解决了现有GaAsPHEMT工艺的偏置电路输出的偏置电压易受电源电压影响的问题。