[发明专利]集成电路设计方法和计算机可读存储介质

说明书

一种集成电路设计方法和计算机可读介质，所述方法包括：计算集成电路中指定区域内每个标准单元的端口密度；选择端口密度在预定范围内的标准单元；针对所选择的标准单元添加隔离约束。能够解决由于无法准确找到需要添加隔离约束的标准单元而造成不合理地添加隔离约束的问题。

技术领域

本公开涉及集成电路设计领域，具体涉及集成电路设计方法和计算机可读存储介质。

背景技术

在集成电路数字后端设计领域，绕线资源(Routing Resource)不足会引起集成电路局部或者大面积出现拥塞(Congestion)的现象，造成线路出现短接或者不满足设计规则(DRC)的问题。绕线资源不足，是因为绕线通道数量无法满足过多数量的金属线的绕线，使得多出绕线通道的金属线抢占位于绕线通道的金属线而出现短接的现象。绕线的目的是将标准单元(stdcell)的端口(pin)按照逻辑关系连接起来，若是一定区域内的端口密集，则参与连接逻辑关系的金属线会很多，在绕线层(metal layer)数量受限的情况下，容易出现拥塞(congestion)问题。

在绕线层数不作改变的情况下，可以通过减少端口密度(pin density)来降低拥塞。通常，通过增加拥塞区域内标准单元之间的间距来减少端口密度。

目前增加拥塞区域内相邻标准单元间距的方法是选择特定逻辑单元，例如与或非(AOI)、或与非(OAI)等复合逻辑单元，进行添加隔离约束(keepout margin)。AOI、OAI等复合逻辑单元是典型的面积小、端口数量多的标准单元，对这类单元添加隔离约束，拉开这些单元之间的间距，有助于缓解拥塞的目的。但是这个方法存在很多问题。一方面，除了AOI、OAI等复合单元之外，不排除存在其他面积小、端口数量多的逻辑单元，例如四输入与非门(ND4D)、四输入或非门(NR4D)等。另一方面，对AOI、OAI等复合单元进行添加隔离约束的方法，通常是对不同尺寸的逻辑单元统一添加相同大小的隔离约束。这种做法是欠妥当的，同样名称的逻辑单元，虽然端口个数是一样的，但是单元尺寸越大，面积也会越大，则绕线资源越富裕，如果对它们加相同大小的隔离约束，会造成添加的隔离约束出现冗余，在设计面积有限的情况下，甚至会造成单元溢出的情况。

总而言之，如果对于需要添加隔离约束的标准单元，却没有添加隔离约束，就达不到解决拥塞的效果；如果对于不需要添加隔离约束的单元，却添加了隔离约束，在设计面积紧张的情况下则会造成单元溢出，从而中止设计的进行。就算能够正确地找到需要添加隔离约束的标准单元，如果隔离约束的大小添加不合适，也会造成上述问题。

发明内容

有鉴于此，本公开提供了一种集成电路设计方法和计算机可读存储介质，能够解决由于无法准确找到需要添加隔离约束的标准单元而造成不合理地添加隔离约束的问题。

根据本公开的第一方面，提供了一种集成电路设计方法，用于给标准单元添加隔离约束，所述集成电路设计方法包括：计算集成电路中指定区域内每个标准单元的端口密度；选择端口密度在预定范围内的标准单元；针对所选择的标准单元添加隔离约束。

优选地，所述计算集成电路中指定区域内每个标准单元的端口密度包括：根据所述标准单元的单体宽度和单体高度计算单体面积；根据所述标准单元的面积和所述单体面积计算所述标准单元内的单体个数；通过将所述标准单元的端口个数除以所述标准单元内的单体个数得到所述标准单元的端口密度。

优选地，所述计算集成电路中指定区域内每个标准单元的端口密度包括：通过将所述标准单元的端口个数除以所述标准单元的面积得到所述标准单元的端口密度。

优选地，所述在计算每个标准单元的端口密度之后还包括：根据每个标准单元的端口密度计算该标准单元的端口疏度；

优选地，所述选择端口密度在预定范围内的标准单元包括：选择端口疏度小于预设阈值的标准单元。