[发明专利]用于存储用于高速缓存条目传输的高速缓存位置信息的系统和方法在审

专利信息
申请号: 201780043666.7 申请日: 2017-07-13
公开(公告)号: CN109478164A 公开(公告)日: 2019-03-15
发明(设计)人: 保罗·詹姆斯·莫耶 申请(专利权)人: 超威半导体公司
主分类号: G06F12/0897 分类号: G06F12/0897
代理公司: 上海胜康律师事务所 31263 代理人: 樊英如;邱晓敏
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 高速缓存 高级别 高速缓存位置 高速缓存控制器 状态标签 低级别 传输 数据传输 存储 高速缓存条目 读取 信息存储 位置处 逐出 更新
【说明书】:

高速缓存[120]将正从较高级别高速缓存[140]传输到较低级别高速缓存的数据[170]连同指示从中传输所述数据的较高级别高速缓存位置的信息[171]一起存储。在接收到对存储在所述较高级别高速缓存中的所述位置处的数据的请求时,高速缓存控制器[130]将所述较高级别高速缓存位置信息存储在所述数据的状态标签中。然后,所述高速缓存控制器将具有指示所述较高级别高速缓存位置的所述状态标签的所述数据传输到较低级别高速缓存。当随后更新所述数据或从所述较低级别高速缓存逐出所述数据时,所述高速缓存控制器读取所述状态标签位置信息并将所述数据传输回到所述较高级别高速缓存中的最初从中传输所述数据的所述位置。

背景技术

相关技术描述

为支持在处理器处执行指令,处理系统通常包括存储器子系统,所述存储器子系统包括存储器模块以存储将由执行中的指令访问的数据。为促进处理效率,可将存储器子系统组织成存储器层次结构,所述存储器层次结构具有:在层次结构的顶部处的用于存储可由执行中的指令访问的所有数据的主存储器,以及在存储器层次结构的较低级别处的用于存储在主存储器处存储的数据的子集的一个或多个高速缓存。例如,处理系统可包括存储器层次结构,所述存储器层次结构具有至少两个高速缓存:较高级别高速缓存(更靠近存储器层次结构中的主存储器)和较低级别高速缓存(更靠近处理系统的处理器核),其中所述较低级别高速缓存存储所示较高级别高速缓存的子集。从较高级别高速缓存传输到较低级别高速缓存的数据可稍后在例如所述数据由处理系统更新或所述数据从较低级别高速缓存被逐出以便为传入的数据腾出空间时被传输回到较高级别高速缓存。当数据被传输回到较高级别高速缓存时,处理系统必须确定较高级别高速缓存中用于放置数据的位置,从而消耗功率和存储器访问资源。

附图说明

通过参考附图,本公开可被更好地理解,并且本公开的众多特征和优点对于本领域技术人员变得显而易见。在不同附图中使用相同附图标号来指示类似或相同的项目。

图1是根据一些实施方案的采用高速缓存管理系统的处理系统的框图。

图2是图1的处理系统的实例的框图,所述处理系统根据一些实施方案将数据和位置标签从较高级别高速缓存中的位置传输到较低级别高速缓存,并且随后将更新的数据和位置标签从较低级别高速缓存传输到较高级别高速缓存中的位置。

图3是图1的处理系统的实例的框图,所述处理系统根据一些实施方案将数据从较高级别高速缓存传输到较低级别高速缓存并将位置标签存储在位置标签缓冲区中,并且随后在将更新的数据从较低级别高速缓存传输到较高级别高速缓存中的位置时从位置标签缓冲区访问位置标签。

图4是根据一些实施方案的存储在位置标签缓冲区中的位置标签的实例的框图。

图5是根据一些实施方案的在高速缓存处存储用于不同高速缓存的高速缓存位置信息,使得当数据被传输回到不同高速缓存时可访问所述位置信息的方法的流程图。

具体实施方式

图1至图5示出用于通过将指示从中传输数据的较高级别高速缓存位置的信息连同正从较高级别高速缓存向较低级别高速缓存传输的数据一起存储来改进存储器管理效率的技术。为进行说明,在接收到对存储在较高级别高速缓存中的位置处的数据的请求时,高速缓存控制器将较高级别高速缓存位置信息存储在所述数据的状态标签中。然后,高速缓存控制器将具有指示所述较高级别高速缓存位置的状态标签的数据传输到较低级别高速缓存。当随后更新所述数据或从较低级别高速缓存逐出所述数据时,高速缓存控制器读取状态标签位置信息并将数据传输回到较高级别高速缓存中的最初从中传输所述数据的位置。通过保存指示较高级别高速缓存中的最初从中传输所述数据的位置的信息,处理系统将所述数据有效地传输回到较高级别高速缓存中的相同位置。特别地,保存位置信息数据消除了标识较高级别高速缓存中的用于存储数据的位置的需要,从而节省了功率和存储器访问资源。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201780043666.7/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 用于存储用于高速缓存条目传输的高速缓存位置信息的系统和方法-201780043666.7
  • 保罗·詹姆斯·莫耶 - 超威半导体公司
  • 2017-07-13 - 2019-03-15 - G06F12/0897
  • 高速缓存[120]将正从较高级别高速缓存[140]传输到较低级别高速缓存的数据[170]连同指示从中传输所述数据的较高级别高速缓存位置的信息[171]一起存储。在接收到对存储在所述较高级别高速缓存中的所述位置处的数据的请求时,高速缓存控制器[130]将所述较高级别高速缓存位置信息存储在所述数据的状态标签中。然后,所述高速缓存控制器将具有指示所述较高级别高速缓存位置的所述状态标签的所述数据传输到较低级别高速缓存。当随后更新所述数据或从所述较低级别高速缓存逐出所述数据时,所述高速缓存控制器读取所述状态标签位置信息并将所述数据传输回到所述较高级别高速缓存中的最初从中传输所述数据的所述位置。
  • 具有选择性储存的多级非易失性缓存-201680068787.2
  • S.N.特里卡;S.普蒂尔斯基 - 英特尔公司
  • 2016-11-16 - 2018-07-31 - G06F12/0897
  • 在实施例中,描述了与多级缓存相关联的装置、方法和存储介质。第一存储级别可以从多级缓存的第二存储级别接收输入/输出(I/O)请求,其中该I/O请求与数据相关联。第一存储级别还可以接收要指示数据是否被存储或将被存储在第二存储级别中的指示符。第一存储级别可以基于指示符来确定是否要将数据存储在第一存储级别中。可以描述和/或要求保护其它实施例。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top