[实用新型]阵列基板行驱动单元的发射电路及阵列基板行驱动单元

权利要求书

1.一种阵列基板行驱动单元的发射电路，其特征在于，包括：

第一时钟信号端、第二时钟信号端、使能信号端、高电平端、低电平端、发射信号输出端、第一信号处理器、第二信号处理器和第三信号处理器；

所述第一信号处理器连接第一时钟信号端、使能信号端和低电平端；接收第一电压并响应第一子控制信号和第二子控制信号而产生第一信号和第二信号；

所述第二信号处理器连接所述第一信号处理器、第二时钟信号端和高电平端；接收第二电压并响应于第三子控制信号、第一信号和第二信号而产生第三信号和第四信号，第二电压的电平高于第一电压的电平；

所述第三信号处理器连接所述第二信号处理器、第二时钟信号端、高电平端、发射信号输出端；接收第一电压和第二电压并响应于第三信号和第四信号而产生发射控制信号；

所述第二信号处理器包括：第一晶体管、第二晶体管和第一电容；

第一晶体管的漏极连接第二时钟信号端，栅极连接第一节点，源极连接第二节点；

第二晶体管的源极连接第二节点，栅极连接第二时钟信号端，漏极连接第三节点；

所述第三信号处理器包括第三晶体管和第四晶体管；

所述第三晶体管的栅极连接第三节点，源极连接高电平端，漏极连接发射信号输出端；

所述第四晶体管的栅极连接第四节点，源极连接发射信号输出端，漏极连接低电平端。

2.根据权利要求1所述的阵列基板行驱动单元的发射电路，其特征在于，

所述第一信号处理器包括第五晶体管、第六晶体管和双栅晶体管；

所述第五晶体管的栅极连接第一时钟信号端，源极连接第四节点，漏极连接使能信号端；

所述双栅晶体管的栅极连接第四节点，源极连接第一时钟信号端，漏极连接第一节点；

所述第六晶体管的源极连接第一节点，栅极连接第一时钟信号端，漏极连接低电平端。

3.根据权利要求2所述的阵列基板行驱动单元的发射电路，其特征在于，

所述第二信号处理器还包括：第七晶体管和第八晶体管；

所述第七晶体管的栅极连接第二时钟信号端，源极连接第八晶体管的源极，漏极连接第四节点；

所述第八晶体管的栅极连接第一节点，源极连接所述第七晶体管的源极；漏极连接高电平端。

4.根据权利要求2或3所述的阵列基板行驱动单元的发射电路，其特征在于，所述第一电容的一端连接第一节点，另一端连接第二节点。

5.根据权利要求4所述的阵列基板行驱动单元的发射电路，其特征在于，所述第三信号处理器还包括第二电容，所述第二电容的一端连接第三节点，另一端连接高电平端。

6.根据权利要求4所述的阵列基板行驱动单元的发射电路，其特征在于，所述第三信号处理器还包括第三电容，所述第三电容的一端连接第四晶体管的栅极，另一端连接第二时钟信号端。

7.根据权利要求2、3、5或6任一项所述的阵列基板行驱动单元的发射电路，其特征在于，各晶体管采用薄膜晶体管。

8.一种阵列基板行驱动单元，其特征在于，包括N级如权利要求1至7任一项所述的阵列基板行驱动单元的发射电路。

9.根据权利要求8所述的阵列基板行驱动单元，其特征在于，第一级发射电路的第一信号处理器接收开始信号作为第一子控制信号，第二级发射电路至第N级发射电路的第一信号处理器接收从前一级输出的发射控制信号作为第一子控制信号，奇数级的发射电路的第一信号处理器接收第一时钟信号作为第二子控制信号，偶数级的发射电路的第二信号处理器接收第二时钟信号作为第二子控制信号，奇数级的发射电路的第二信号处理器接收第二时钟信号作为第三子控制信号，偶数级的发射电路的第二信号处理器接收第一时钟信号CK1作为第三子控制信号。