[发明专利]嵌入式实时数据采集和存储系统及其方法

权利要求书

1.一种嵌入式实时数据采集和存储系统，包括：数据处理器、SDRAM存储器及FLASH存储器；其中，所述数据处理器为具有多优先级和多级存储的数据处理器，其包括内部存储单元，该内部存储单元与所述SDRAM存储器及FLASH存储器构成所述嵌入式实时数据采集和存储系统的三级存储。

2.根据权利要求1所述的嵌入式实时数据采集和存储系统，还包括：

JTAG控制逻辑电路，与所述数据处理器连接；

上位机接口组件，一端连接的串口电平转换芯片包括：串口控制逻辑电路及与该串口控制逻辑电路；所述串口控制逻辑电路的另一端与所述数据处理器连接；

传感器接口单元，包括：

A/D控制逻辑电路及与所述A/D控制逻辑电路的一端连接A/D芯片，所述A/D控制逻辑电路的另一端与所述数据处理器连接；

SPI控制逻辑电路，其与所述数据处理器连接；

IIC控制逻辑电路，其与所述数据处理器连接；以及

IO控制逻辑电路，其与所述数据处理器连接；

电源转换模块，与所述数据处理器连接，用于供电；以及

晶振，与所述数据处理器连接，用于为所述数据处理器提供工作时钟。

3.根据权利要求1所述的嵌入式实时数据采集和存储系统，其中，所述数据处理器包括：

内部存储单元，用于存储中间数据和程序；

存储控制单元，用于与所述SDRAM存储器及FLASH存储器进行接口；

可编程单元，用于执行数据采集、数据处理、数据存储及空闲程序，以实现所述嵌入式实时数据采集和存储系统的数据采集与存储；以及，

外设控制单元，其通过串口控制逻辑电路及串口电平转换芯片与PC上位机进行交互，通过A/D芯片控制逻辑电路及A/D转换芯片、SPI控制逻辑电路、IIC控制逻辑电路、IO控制逻辑电路与外部传感器电路连接。

4.根据权利要求3所述的嵌入式实时数据采集和存储系统，其中，所述可编程单元，包括CPU、地址总线、数据总线以及内部扫描链，在正常工作状态下CPU运行内部的采集与存储算法，实现整个电路的数据采集与存储功能。

5.根据权利要求3所述的嵌入式实时数据采集和存储系统，其中，所述数据处理器还包括定时器及中断处理单元。

6.根据权利要求2所述的嵌入式实时数据采集和存储系统，其中，所述数据处理器通过JTAG控制逻辑下载、更新数据采集、数据处理及数据存储程序，通过可编程单元运行所述数据采集、数据处理及数据存储程序；所述程序通过定时器定时中断和外部IO中断的方式读取外部传感器电路的数据，并通过优先级分配的方式协调数据采集、数据处理及数据存储程序。

7.根据权利要求5所述的嵌入式实时数据采集和存储系统，其中，所述数据采集和数据处理程序为第一优先级；数据存储程序为第二优先级；空闲程序为第三优先级；所述嵌入式实时数据采集和存储系统按照优先级执行各所述程序。

8.根据权利要求2所述的嵌入式实时数据采集和存储系统，其中，

所述A/D芯片为同步采集芯片或者异步采集芯片；

所述SDRAM存储器工作频率在100MHz～150MHz之间；

所述上位机接口组件为COM串口通信组件、USB通信组件、或LAN通信组件。

9.根据权利要求8所述的嵌入式实时数据采集和存储系统，其中，在空闲状态下，通过修改数据采集与存储程序添加数据或者状态的输出，CPU通过串口控制逻辑及串口电平转换芯片与PC连接，输出相应的数据。

10.一种嵌入式实时数据采集和存储方法，包括：

初始化；

以数据处理器的内部存储单元、SDRAM存储器以及FLASH存储器为嵌入式实时数据采集和存储系统的三级存储，以数据采集和数据处理为第一优先级、数据存储为第二优先级、空闲为第三优先级的顺序，通过设置定时器中断控制数据采集频率，进行实时数据采集和存储。