[发明专利]近阈值电压下高速缓存多位硬错误的检测及容错装置与方法

说明书

本发明涉及一种近阈值电压下高速缓存多位硬错误的检测及容错装置与方法，检测及容错装置包括Cache数据存储器、Cache标记存储器、BIST电路、ECC存储器、纠错编码器、纠错解码器、错误映射存储器、压缩映射存储器、空子块探测器、子块压缩器和子块解压器，依据所选用的Cache管理策略，使用单错校正双错检测(SECDED)的ECC纠错码和空子块数据压缩方法对Cache数据存储器中出现的多位硬错误进行检测与容错。本发明实现的微处理器，在微处理器中能够检测高速缓存存储器中由于工艺参数波动等原因导致的多位硬错误并进行容错，可以提高微处理器在使用近阈值电压技术的低功耗环境下的可靠性。

技术领域

本发明涉及一种微处理器高速缓存数据错误的检测及容错装置，尤其涉及一种近阈值电压下微处理器高速缓存多位硬错误的检测与容错装置。本发明还涉及一种近阈值电压下微处理器高速缓存数据错误的检测及容错方法。

背景技术

随着半导体工艺的提高，芯片上可集成更多的晶体管，按照摩尔定律其数量每18个月翻一番。因此，一块芯片理论上能够集成更多的晶体管电路。但是，能量和功耗限制很大程度上阻碍了更多晶体管的正常使用，导致芯片性能难以继续提升。近阈值电压技术将电源电压降低到晶体管阈值电压附近，大幅降低功耗和提高能效，使芯片性能不再受到散热能力的约束，进一步提升了芯片性能。

目前，由于工艺参数波动等原因，近阈值电压技术的应用仍然面临诸多障碍，如性能损失、性能波动和功能故障等。电源电压降低会加剧工艺参数变化，引起晶体管间失配，从而导致大量SRAM单元出现功能故障。这类故障被称为永久性故障，也称为硬错误，是在给定电压下产生的不可恢复故障，具体表现为在存取存储器某些位置中的数据时反复出现错误，可以通过内建自测试程序(build-in self test,BIST)检测确定。在高速缓存等大规模SRAM电路中，SRAM单元功能故障将使对应的位单元不能正确存取数据，大量位单元失效会导致程序出错，甚至系统崩溃。

近年来，近阈值电压下Cache的可靠性问题受到广泛关注。Intel的Chishti等人设计基于拉丁正交方码(OLSC)的MS-ECC策略，占用一半的Cache way存储另一半的校验信息，以保护存储在缓存行中的数据。Intel的Alameldeen等人提出VS-ECC策略，对所有缓存行使用单错校正双错检测(SECDED)技术，同时对部分拥有多比特错误的缓存行使用4EC5ED技术。浙江大学的赵彩等人改进VS-ECC策略，以更低的面积开销实现更高的可靠性和性能，在较低的位错误率下拥有较好效果。康涅狄格大学的Hijaz等人使用简单的纠错码保护缓存行，将无法使用纠错码纠正的缓存行置为失效，使Cache拥有较低的延迟代价，但会造成较大的容量降低。以上策略都是通过纠错码技术，以一定的延迟代价换取较高的可靠性。

伊利诺伊大学香槟分校的Duwe等人将缓存条目中的比特位重映射排列，在保证较好的可靠性的前提下，可使用较简单的纠错码技术进行纠错，但该方法需要较大的面积开销。首都师范大学的王晶等人基于skewed-associative cache结构，牺牲部分Cache Sets，将有错误的缓存条目映射到无错的条目。萨拉戈萨大学的Ferrerón等人提出一种压缩机制Concertina，该机制将数据中的空子块压缩，将非空子块映射到缓存条目内无错误的位置，避免Cache功能故障，较大程度利用了Cache无错部分的容量。这些策略通过使用映射方式保证了一定的可靠性，不过对于Cache的容量有较大的妥协，并且只有在较低的位错误率情况下才能拥有较好的效果。

由于计算机的存储结构天然存在数据冗余，中科院计算所的王颖等人和高丽大学的Jung等人利用数据冗余分别实现了多块具有不同可靠性的Cache区域，将修改过和未修改过的数据分别存入高可靠和低可靠Cache区域中。若存储在低可靠Cache区域中的数据出现错误，则从下一级存储或同级其它位置的Cache中获取正确数据，从而保证可靠性。这类方法能够较好地保证数据可靠性，不过其在性能和功耗方面做了许多牺牲。