[发明专利]基于树莓派和FPGA的配置电路及方法

权利要求书

1.一种基于树莓派和FPGA的配置电路，其特征在于，包括一块树莓派Raspberry Pi 3的板子、一片Flash芯片和Xilinx系列的FPGA芯片；采用两种配置方式配置FPGA芯片，并且利用树莓派Raspberry Pi 3自带的WiFi固件和以太网口实现在线的系统升级；

树莓派Raspberry Pi 3配置FPGA芯片总计用到了20个GPIO口，其中17个连接到FPGA，分别是M[2:0]、DONE、CCLK、DATA[7:0]，用来直接配置FPGA；另外还有4个GPIO口接到Flash芯片，4个GPIO口用的是树莓派Raspberry Pi 3专用的SPI传输接口，分别是SPI_CLK、SPI_CE、SPI_MOSI、SPI_MISO，其中CCLK与SPI_CLK共用同一个GPIO口。

2.根据权利要求1所述的基于树莓派和FPGA的配置电路，其特征在于，采用两种配置方式配置FPGA芯片，具体为：

通过树莓派Raspberry Pi 3的GPIO口直接配置FPGA芯片，或者是树莓派Raspberry Pi3将文件传输到Flash芯片，再由Flash芯片在上电的时候加载到FPGA。

3.根据权利要求1所述的基于树莓派和FPGA的配置电路，其特征在于，利用树莓派Raspberry Pi 3自带的WiFi固件和以太网口实现在线的系统升级，具体为：

通过树莓派Raspberry Pi 3自带的WiFi固件，联网即可下载安装包，再由树莓派Raspberry Pi 3下载到FPGA芯片，实现版本的升级；

在没有WiFi的情况下，通过网线接入以太网口实现联网。

4.一种基于树莓派和FPGA的配置方法，其特征在于，采用两种配置方式配置FPGA芯片，

第一种配置方式为：采用从并配置模式，通过树莓派Raspberry Pi 3的GPIO口直接配置FPGA芯片；该模式下，树莓派实现的功能：产生时钟CCLK、传送配置数据到FPGA和检测FPGA回传的DONE信号；

第二种配置方式为：采用SPI配置模式，通过先由树莓派Raspberry Pi 3传给Flash芯片，再由Flash芯片加载到FPGA芯片；该模式下，树莓派Raspberry Pi 3通过SPI传输方式将.mcs文件传到Flash芯片，然后再由Flash芯片在上电的时候加载到FPGA。

5.根据权利要求4所述的基于树莓派和FPGA的配置方法，其特征在于，所述第一种配置方式，具体如下：

树莓派Raspberry Pi 3配置FPGA采用的是从并模式，M[2：0]＝110，占用了14根引脚，包括数据线8根，6根配置线：DONE、CCLK、树莓派RaspberryPi 3从SD卡中读取.bit文件然后发给FPGA芯片，流程如下：

(1)如果从并总线上只有一个器件，拉低

(2)如果不需要读反馈，拉低

(3)被拉高时，M[2:0]的值被采样；

(4)在拉低之前拉低；

(5)拉低，进入从并模式界面；

(6)拉低后的第一个CCLK的上升沿，加载第一个字节；

(7)后续字节流在每个CCLK的上升沿加载；

(8)当最后一个字节加载完毕后，器件进入STARTUP流程；

(9)STARTUP流程持续至少8个CCLK周期；

(10)STARTUP流程期间，DONE信号被拉高；

(11)配置完成后，拉高

(12)拉高后，拉高。

6.根据权利要求4所述的基于树莓派和FPGA的配置方法，其特征在于，所述第二种配置方式，具体如下：

树莓派Raspberry Pi 3写串行Flash芯片，再由Flash芯片上电加载配置FPGA芯片，Flash芯片的4个SPI引脚全部与树莓派Raspberry Pi 3相连，所有指令都通过这4个脚串行移位输入，在SPI串行Flash芯片配置模式下，M[2：0]＝001，FPGA上电后，通过外部SPI串行Flash芯片PROM完成配置，配置时钟由FPGA芯片提供，流程如下：

(1)先拉低信号，接着拉低

(2)被拉高时，M[2:0]的值被采样；

(3)拉低，进入SPI模式界面；

(4)MOSI开始发送命令到Flash，先写8bit的Read CMD，再写24bit的Address；

(5)MISO开始接收Flash发送过来的bit流；

(6)配置完成后，拉高MOSI和DONE。