[发明专利]存储器系统及其操作方法

说明书

本发明公开了一种存储器控制器，包括：存储单元，该存储单元包括表，各个段存储在表中；计算器，被配置为每当表在段被当前输入时而被更新时，更新用于存储在表的每个中的段的奇偶校验位，基于对应于表的先前更新的奇偶校验位和当前更新的奇偶校验位来检测表中的错误；以及位反相器，被配置为校正检测到的错误。

技术领域

本公开涉及一种存储器系统及其操作方法，该存储器系统能够检测和校正存储在存储器控制器中的段的错误。

背景技术

存储器系统可以包括存储器装置和存储器控制器。

存储器装置可以存储数据或输出存储的数据。例如，存储器装置可以形成为当电力供应被阻断时存储的数据消失的易失性存储器装置，或者即使当电力供应被阻断时存储的数据仍被保持的非易失性存储器装置。存储器控制器可以控制主机与存储器装置之间的数据通信。

主机可以通过使用诸如高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SCSI)的接口协议来通过存储器控制器与存储器装置通信。主机与存储器系统之间的接口协议不限于上述示例，且可以包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和电子集成驱动器(IDE)的各种接口。

发明内容

本公开提供了一种存储器系统及其操作方法，该存储器系统能够检测和校正存储在存储器控制器的存储单元中的段的错误。

本公开的示例性实施例提供了一种存储器控制器，包括：存储单元(memoryunit)，存储单元包括表，各个段存储在表中；计算器，被配置为每当表在段被当前输入时而被更新时，更新用于存储在表的每个中的段的奇偶校验位，基于对应于表的先前更新的奇偶校验位和当前更新的奇偶校验位来检测表中的错误；以及位反相器，被配置为校正检测到的错误。

本公开的另一示例性实施例提供了一种存储器系统，包括：表，各个段存储在表中；奇偶校验位存储单元，其中存储用于检测段的错误的奇偶校验位；计算器，被配置为执行用于生成奇偶校验位的计算；位反相器，被配置为当在段中检测到错误时，校正检测到的错误；以及CPU，被配置为控制计算器和位反相器，以将其中错误被校正的段传送到存储器装置。

本公开的又一示例性实施例提供了一种存储器控制器的操作方法，存储器控制器包括具有表的存储单元，各个段存储在表中，该方法包括：每当表在段被当前输入时而被更新时，更新用于存储在表的每个中的段的奇偶校验位；基于对应于表的先前更新的奇偶校验位和当前更新的奇偶校验位来检测表中的错误；并且校正检测到的错误。

根据本公开的示例性实施例，可以检测并校正存储在存储器控制器中的段的错误，然后将错误被校正的段传输到存储器装置，从而提高存储器系统的可靠性。

附图说明

现在将参照附图在下文中更全面地描述示例性实施例；然而，示例性实施例可以以不同形式来实施，并且不应该被解释为限于在此阐述的实施例。相反，提供这些实施例是为了使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达示例性实施例的范围。

在附图中，为了说明的清楚性，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记始终指代相同的元件。

图1是示出根据本公开的示例性实施例的存储器系统的图。

图2是详细描述图1的存储器控制器的图。

图3是详细描述图1的存储器装置的图。

图4是详细描述图3的存储单元阵列的图。

图5至图7是描述图4的存储块的各种示例性实施例的图。