[发明专利]一种中断验证系统及其使用方法、计算机设备、存储介质

说明书

本发明公开了一种中断验证系统及其使用方法、计算机设备、存储介质，包括：在Sequence模块根据需要模拟的中断构造激励产生报文后，通过UVC模块将所述报文分别发送至DUT以及Scoreboard装置；DUT根据接收的所述报文进行中断处理；Scoreboard装置根据接收的所述报文进行中断处理；Monitor模块监控所述DUT以及所述Scoreboard装置的中断处理过程，并进行比较。采用本发明，能够连续构造中断，能够进行实时中断处理比对。

技术领域

本发明涉及计算机处理技术领域，特别涉及一种中断验证系统及其使用方法、计算机设备、存储介质。

背景技术

中断装置和中断处理程序统称为中断系统。中断系统是硬件的重要组成部分。实时控制、故障自动处理、硬件与外围设备间的数据传送往往采用中断系统。中断系统的应用大大提高了硬件工作效率。

不同的计算机的硬件结构和软件指令是不完全相同的，因此，中断系统也是不相同的。计算机的中断系统能够加强CPU对多任务事件的处理能力。中断机制是现代计算机系统中的基础设施之一，它在系统中起着通信网络作用，以协调系统对各种外部事件的响应和处理。中断是实现多道程序设计的必要条件。

中断是CPU对系统发生的某个事件作出的一种反应。图1为中断处理示意图，如图所示，引起中断的事件称为中断源。中断源向CPU提出处理的请求称为中断请求。发生中断时被打断程序的暂停点称为断点。CPU暂停现行程序而转为响应中断请求的过程称为中断响应。处理中断源的程序称为中断处理程序。CPU执行有关的中断处理程序称为中断处理。而返回断点的过程称为中断返回。中断的实现由软件和硬件综合完成，硬件部分叫做硬件装置，软件部分成为软件处理程序。

一般在验证中断的环境中，中断装置为被测设备DUT(Device Under Test，测试中设备)，一般由FPGA(Field Programmable Gate Array，现场可编程门阵列)、ASIC(Application Specific Integrated Circuit，专用集成电路)等实现，是实际产品中需要产生中断的硬件设备；中断处理程序为TB(Testbench，用于验证设计或模型的虚拟环境)，响应DUT中断请求，同时还需要产生中断内容作为预期结果用于比对，校验DUT的功能是否正常。

现有技术的不足在于：不能实现实时中断处理，或者不能支持连续构造中断，因而在将产生的中断内容作为预期结果用于比对时，不能很好的校验DUT的功能是否正常。

发明内容

本发明提供了一种中断验证系统及其使用方法、计算机设备、存储介质，用以解决不能连续构造中断，和/或不能进行实时中断处理比对的问题。

本发明实施例中提供了一种中断验证系统，包括：

Sequence模块，用于根据需要模拟的中断构造激励产生报文；

UVC模块，用于将所述报文分别发送至DUT以及Scoreboard装置；

DUT，用于根据接收的所述报文进行中断处理；

Scoreboard装置，用于根据接收的所述报文进行中断处理；

Monitor模块，用于监控所述DUT以及所述Scoreboard装置的中断处理过程，并进行比较。

实施中，UVC模块进一步用于通过Pin接口以PIN数据形式将所述报文发送至DUT，和/或，UVC模块进一步用于通过TLM port接口将所述报文封装成事务级信息后发送至Scoreboard装置。

实施中，所述DUT以及所述Scoreboard装置根据接收的所述报文进行的中断处理过程是同步的。

实施中，Monitor模块进一步用于使所述DUT以及所述Scoreboard装置根据接收的所述报文进行的中断处理过程同步。