[发明专利]一种中断验证系统及其使用方法、计算机设备、存储介质

权利要求书

1.一种中断验证系统，其特征在于，包括：

序列Sequence模块，用于根据需要模拟的中断构造激励产生报文；

通用验证方法学验证组件UVC模块，用于将所述报文分别发送至测试中设备DUT以及Scoreboard装置；

DUT，用于根据接收的所述报文进行中断处理；

Scoreboard装置，用于根据接收的所述报文进行中断处理；

监控Monitor模块，用于监控所述DUT以及所述Scoreboard装置的中断处理过程，使所述DUT以及所述Scoreboard装置根据接收的所述报文进行的中断处理过程同步，并进行比较。

2.如权利要求1所述的系统，其特征在于，UVC模块进一步用于通过Pin接口以PIN数据形式将所述报文发送至DUT，和/或，UVC模块进一步用于通过事务处理级建模TLM port接口将所述报文封装成事务级信息后发送至Scoreboard装置。

3.如权利要求1所述的系统，其特征在于，Monitor模块进一步用于实时监控所述DUT中的内部信号，并根据监控的信号使所述Scoreboard装置进行的中断处理过程与所述DUT进行的中断处理过程同步。

4.一种如权利要求1所述的中断验证系统的使用方法，其特征在于，包括：

在Sequence模块根据需要模拟的中断构造激励产生报文后，通过UVC模块将所述报文分别发送至DUT以及Scoreboard装置；

DUT根据接收的所述报文进行中断处理；

Scoreboard装置根据接收的所述报文进行中断处理；

Monitor模块监控所述DUT以及所述Scoreboard装置的中断处理过程，使所述DUT以及所述Scoreboard装置根据接收的所述报文进行的中断处理过程同步，并进行比较。

5.如权利要求4所述的方法，其特征在于，在将所述报文发送至DUT时，UVC模块通过Pin接口以PIN数据形式将所述报文发送至DUT；

和/或，在将所述报文发送至Scoreboard装置时，UVC模块通过TLM port接口将所述报文封装成事务级信息后发送至Scoreboard装置。

6.如权利要求4所述的方法，其特征在于，Monitor模块实时监控所述DUT中的内部信号，并根据监控的信号使所述Scoreboard装置进行的中断处理过程与所述DUT进行的中断处理过程同步。

7.如权利要求6所述的方法，其特征在于，Monitor模块是根据获取到的DUT中的报文处理时间，使所述Scoreboard装置同步进行报文解析来保障中断处理过程同步的；

和/或，Monitor模块是根据获取到的DUT中的中断FIFO读取时刻使所述Scoreboard装置同步读取TB的中断队列来保障中断处理过程同步的。

8.如权利要求4所述的方法，其特征在于，Scoreboard装置在进行TB中断响应流程时，所检测到的中断是由DUT在DUT中断上报流程中产生的中断。

9.如权利要求4所述的方法，其特征在于，进一步包括：

在DUT中断上报流程中，在判断中断使能是否有效时，若TB中断响应流程中重新使能中断清除中断状态寄存器，且DUT中断上报流程中没有中断使能关闭，则在DUT中断上报流程中产生中断，否则在DUT中断上报流程中开始判断中断FIFO是否非空。

10.如权利要求4所述的方法，其特征在于，Monitor模块进行比较，包括：

在DUT中断上报流程中产生中断后，在TB中断响应流程中获取DUT与Scoreboard装置中产生的中断状态信息，分别从DUT的中断FIFO与Scoreboard装置中TB的队列中同步获取中断数据；

对获取的所述中断数据进行比较。