[发明专利]同步电路

权利要求书

1.一种同步电路，其特征在于，所述电路包括延时单元，检测单元和门控时钟单元，

所述延时单元，用于接收P路异步信号，输出P路同步信号，所述P是大于或者等于1的整数；

所述检测单元，用于检测所述P路异步信号中是否有至少一路异步信号发生跳变，并当所述P路异步信号中至少一路异步信号发生跳变时，向所述门控时钟单元输出门控信号；

所述门控时钟单元，用于在接收所述门控信号后，向所述延时单元输出第一时钟脉冲，所述第一时钟脉冲用于触发所述延时单元对所述P路异步信号执行延时。

2.如权利要求1所述的同步电路，其特征在于，

所述延时单元，还用于对应所述P路异步信号中的每路异步信号，向所述检测单元输出至少两路待检测信号，所述至少两路待检测信号包括对应路的异步信号，以及至少一路所述对应路异步信号上一次延时后的信号；

所述检测单元，具体用于检测所述P路异步信号中的每路异步信号对应的至少两路待检测信号是否完全相同，并当至少一路异步信号对应的至少两路待检测信号不完全相同时，向所述门控时钟单元输出门控信号。

3.如权利要求1或2所述的同步电路，其特征在于，所述检测单元用于输出门控信号，当所述P为1时，所述门控信号是所述异步信号对应的两路待检测信号的异或运算结果。

4.如权利要求1或2所述的同步电路，其特征在于，所述检测单元用于输出门控信号，当所述P大于或者等于2时，所述门控信号是所述P路异步信号中每路异步信号的至少两路待检测信号的异或运算结果的或运算结果。

5.如权利要求1或2所述的同步电路，其特征在于，所述门控时钟单元包括延时子单元、门控子单元、第一时钟发生子单元和第二时钟发生子单元，其中，

所述延时子单元，用于接收第二时钟脉冲和所述门控信号，输出触发信号至所述门控子单元，所述触发信号是按照所述第二时钟脉冲的时钟周期对所述门控信号执行延时后得到的；

所述门控子单元，用于在接收到所述触发信号时，向所述第一时钟发生子单元输出使能信号；

所述第一时钟发生子单元，用于在所述使能信号的作用下，向所述延时单元输出所述第一时钟脉冲；

所述第二时钟发生子单元，用于向所述延时子单元输出所述第二时钟脉冲。

6.如权利要求1或2所述的同步电路，其特征在于，

所述延时单元包括P组同步打拍电路，所述P组同步打拍电路中的每组同步打拍电路，用于接收所述P路异步信号中与所述同步打拍电路对应的异步信号，并输出相应异步信号对应的同步信号；

所述P组同步打拍电路中每组同步打拍电路包括Q级寄存器，所述Q级寄存器中的第一级寄存器的输入端，用于输入相应异步信号，所述Q级寄存器中的第Q级寄存器的输出端，用于输出相应异步信号对应的同步信号；

所述Q级寄存器中所述第一级寄存器的输入端和至少第i级寄存器的输出端，还用于输出信号至所述检测单元的输入端，所述Q是大于或者等于2的整数，所述i是小于或者等于Q大于或者等于1的整数。

7.如权利要求1或2所述的同步电路，其特征在于，

所述检测单元包括P组异或门电路，所述P组异或门电路与所述P组同步打拍电路一一对应；

所述P组异或门电路中每组异或门电路的输入端，用于接收对应组同步打拍电路的第一级寄存器的输入端和至少第i级寄存器的输出端输出的信号；

所述P组异或门电路中每组异或门电路的输出端，用于输出所述对应组同步打拍电路的第一级寄存器的输入端和至少第i级寄存器的输出端输出的信号的异或运算结果。

8.如权利要求7所述的同步电路，其特征在于，

当所述P大于或者等于2时，所述检测单元还包括或门电路；

所述或门电路的输入端，用于接收所述P组异或门电路中每组异或门电路输出的异或运算结果；

所述或门电路的输出端，用于输出所述P组异或门电路的异或运算结果的或运算结果至所述门控时钟单元的输入端。